freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

數(shù)字電子技術(shù)之可編程邏輯器件培訓(xùn)課件(參考版)

2025-01-03 15:59本頁面
  

【正文】 謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH。u大大減少了產(chǎn)品的測試時間,縮短了產(chǎn)品的設(shè)計和開發(fā)周期。 可編程邏輯器件的編程技術(shù)3. 邊界掃描測試技術(shù)u邊界掃描技術(shù)是一種應(yīng)用于數(shù)字集成電路器件的標準化可測試性設(shè)計方法,提供了對電路板上元件的功能、互連及相互間影響進行測試的一種新方案,極大地方便了系統(tǒng)電路的測試。u若想改變 PLD的邏輯功能,則就需要重新配置新的編程數(shù)據(jù),該過程稱為 “再配置 ”。 可編程邏輯器件的編程技術(shù)2. 在電路可再配置技術(shù)( ICR)u在電路可再配置技術(shù)( InCircuit Reconfiguration,簡稱ICR)也不需要編程器,可以直接對已經(jīng)裝配在電路板上的PLD 器件進行編程。uISP 技術(shù)不再需要編程器,只需要通過計算機接口和編程電纜,對已經(jīng)裝配在系統(tǒng)中的 PLD 進行編程。u開發(fā) PLD 器件必須具備以下條件:一臺 PC 機, PLD 的開發(fā)軟件,編程電纜或硬件編程器以及相應(yīng)的 PLD 器件和功能部件。 FPGA的編程數(shù)據(jù)一般是存放在 EPROM 中的,而且要讀出并送到 FPGA 的 SRAM 中,因而不便于保密。這些都給使用帶來一些不便。uFPGA 中的編程數(shù)據(jù)具有掉電易失性。而由于每個信號的傳輸途徑各異,所以傳輸延遲時間也就不可能相等。FPGA的缺點:u信號傳輸延遲時間不確定。FPGA的結(jié)構(gòu)特點:FPGA的優(yōu)點:uFPGA 的這種 CLB 陣列結(jié)構(gòu)形式克服了 PAL 等 PLD 中那種固定的與-或邏輯陣列結(jié)構(gòu)的局限性,在組成一些復(fù)雜的、特殊的數(shù)字系統(tǒng)時顯得更加靈活。u為了能將這些 CLB 靈活地連接成各種應(yīng)用電路,在 CLB 之間的布線區(qū)內(nèi)配備了豐富的連線資源。FPGA的基本結(jié)構(gòu)形式示意圖:uFPGA 的大部分引腳都與可編程的 IOB 相連,均可根據(jù)需要設(shè)置成輸入端或輸出端。2. 電路結(jié)構(gòu)不再是由 與-或 邏輯陣列和輸出邏輯宏單元( OLMC)組成,而是由若干獨立的可編程邏輯模塊組成。 MAX7000A中的 PIA 是一組可編程的全局總線,可以將輸入任何信號源送到整個芯片的各個地方。所有 I/O 引腳都有一個三態(tài)輸出緩沖器,可以從 6~ 16 個全局輸出使能信號中選擇一個信號作為其控制信號,也可以選擇集電極開路輸出。 MAX7000A 所有宏單元的 OLMC 都能單獨的被配置成組合邏輯工作方式或時序邏輯工作方式。( 1)邏輯陣列塊( LAB) 每個邏輯陣列塊由 16 個宏單元組成,其輸入信號分別來自于 PIA 的 36 個通用邏輯輸入、全局控制信號和從 I/O 引腳到寄存器的直接輸入通道。3. EPLD中的 OLMC不僅可編程,而且 OLMC中的觸發(fā)器還增設(shè)了預(yù)置數(shù)和異步置零功能,因此比 GAL中的 OLMC有更大的使用靈活性。u可擦除可編程邏輯器件 EPLDu復(fù)雜可編程邏輯器件 CPLDu現(xiàn)場可編程門陣列 FPGA1. 是一種集成度比 PAL和 GAL高得多的高密度 PLD( 1萬門以上)。這些電路結(jié)構(gòu)完全可以取代 PAL器件的各種輸出電路結(jié)構(gòu)。OLMC組態(tài)的實現(xiàn),即結(jié)構(gòu)控制字各控制位的設(shè)定都是由開發(fā)軟件和硬件自動完成的。 ? 在SYN、 AC0、 AC1(n)組合控制下, OLMC(n)可組態(tài)配置成 5 種工作模式,表 94 列出了各種模式下對控制位的配置和選擇。 XOR(n)=0時,輸出低有效; XOR(n)=1 時,輸出高有效。 AC0, AC1(n)兩者配合控制各 MUX的工作。 8 個 OLMC公用 1位 AC0。在OLMC(12)和 OLMC(19)中, SYN還替代 AC1(n), SYN替代AC0作為 FMUX的選擇輸入,以維護與 PAL器件的兼容性。圖中 XOR(n)和 AC1(n)字段下的數(shù)字對應(yīng)各個OLMC的引腳號。在 AC1(n
點擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1