清華大學(xué)數(shù)字電子技術(shù)基礎(chǔ)教程10-可編程邏輯器件(參考版)
2025-01-27 01:47本頁面
【正文】 第八章 可編程邏輯器件 ? 概述 ? 現(xiàn)場(chǎng)可編程邏輯陣列 （ FPLA） ? 可編程陣列邏輯 （ PAL） ? 通用陣列邏輯 （ GAL） ? 可擦除的可編程邏輯器件 （ EPLD） ? 現(xiàn)場(chǎng)可編程門陣列 （ FPGA） ? PLD的編程 （ 無圖 ） ? 在系統(tǒng)可編程邏輯器件 （ ISP－ PLD） 返回 概 述 ? 圖 PLD電路中門電路的慣用畫法（ a） 與 門 ? （ b） 輸出恒等于 0的 與 門 ? （ c） 或 門 ? （ d） 互補(bǔ)輸出的緩沖器 ? （ e） 三態(tài)輸出的緩沖器 返回 圖 PLD電路中門電路的慣用畫法 （ a） 與 門（ b） 輸出恒等于 0的 與 門（ c） 或 門 （ d）互補(bǔ)輸出的緩沖器（ e）三態(tài)輸出的緩沖器 返回 現(xiàn)場(chǎng)可編程邏輯陣列（ FPLA） ? 圖 FPLA的基本電路結(jié)構(gòu) ? 圖 FPLA的 異或 輸出結(jié)構(gòu) ? 圖 時(shí)序邏輯型 FPLA的電路結(jié)構(gòu) 返回 圖 FPLA的基本電路結(jié)構(gòu) 返回 圖 FPLA的 異或 輸出結(jié)構(gòu) 返回 圖 時(shí)序邏輯型 FPLA的電路結(jié)構(gòu) 返回 可編程陣列邏輯（ PAL） ? 圖 PAL器件的基本電路結(jié)構(gòu) ? 圖 編程后的 PAL電路 ? 圖 具有互補(bǔ)輸出的專用輸出結(jié)構(gòu) ? 圖 PAL的可編程輸入 /輸出結(jié)構(gòu) ? 圖 帶有 異或 門的可編程輸入 /輸出結(jié)構(gòu) ? 圖 PAL的寄存器輸出結(jié)構(gòu) ? 圖 PAL的 異或 輸出結(jié)構(gòu) ? 圖 PAL的運(yùn)算選通反饋結(jié)構(gòu) ?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1