數(shù)字電子技術之可編程邏輯器件培訓課件(完整版)
【正文】 義： 連續(xù)兩次讀?。ɑ驅懭耄┎僮魉g隔的最短時間。216。 存儲單元是一個 或門陣列 ，每一個位線是將所對應的與項相加，是最小項之和?！? PROM通用陣列圖表示法：將字線和位線畫成相互垂直的一個陣列，字線和位線的每一個交叉點對應一個存儲單元，在交叉點上畫一個 “點 ” ，表示該單元存 “ 1” ，否則表示該單元存 “ 0” 。電 可擦除可編程只讀存儲器 E2PROM（ 1）特點u可用電信號進行在線擦除與重寫，需要時間很短。清華大學電機系唐慶玉2023年 11月 15日編AND陣列可編程 OR陣列可編程O2 O1 O0I2 I1 I0輸出輸入問題：① 圖中的四個輸出的邏輯式分別是什么？② 該電路能否用來設計時序邏輯電路？ 可編程陣列邏輯 PALu可編程陣列邏輯（ Programmabee Array Logic）u70年代末由 MMI公司推出u雙極性工藝、熔絲編程方式（一次性編程）u是在 FPLA（現(xiàn)場可編程邏輯陣列）基礎上發(fā)展而來的。uGAL器件的輸出端設置了可編程的輸出邏輯宏單元 OLMC（ Output Logic Macro Cell）。 XOR(n)是控制字中的一位， n為引腳號。在 AC1(n)、 AC0控制下選擇 D觸發(fā)器的 Q、本級 OLMC輸出、鄰級 OLMC的輸出或地電平作為反饋源送回與陣列作為輸入信號。 AC0, AC1(n)兩者配合控制各 MUX的工作。這些電路結構完全可以取代 PAL器件的各種輸出電路結構。 MAX7000A 所有宏單元的 OLMC 都能單獨的被配置成組合邏輯工作方式或時序邏輯工作方式。FPGA的基本結構形式示意圖：uFPGA 的大部分引腳都與可編程的 IOB 相連，均可根據(jù)需要設置成輸入端或輸出端。而由于每個信號的傳輸途徑各異，所以傳輸延遲時間也就不可能相等。u開發(fā) PLD 器件必須具備以下條件：一臺 PC 機， PLD 的開發(fā)軟件，編程電纜或硬件編程器以及相應的 PLD 器件和功能部件。 可編程邏輯器件的編程技術3. 邊界掃描測試技術u邊界掃描技術是一種應用于數(shù)字集成電路器件的標準化可測試性設計方法，提供了對電路板上元件的功能、互連及相互間影響進行測試的一種新方案，極大地方便了系統(tǒng)電路的測試。u大大減少了產(chǎn)品的測試時間，縮短了產(chǎn)品的設計和開發(fā)周期。uISP 技術不再需要編程器，只需要通過計算機接口和編程電纜，對已經(jīng)裝配在系統(tǒng)中的 PLD 進行編程。uFPGA 中的編程數(shù)據(jù)具有掉電易失性。u為了能將這些 CLB 靈活地連接成各種應用電路，在 CLB 之間的布線區(qū)內(nèi)配備了豐富的連線資源。所有 I/O 引腳都有一個三態(tài)輸出緩沖器，可以從 6～ 16 個全局輸出使能信號中選擇一個信號作為其控制信號，也可以選擇集電極開路輸出。u可擦除可編程邏輯器件 EPLDu復雜可編程邏輯器件 CPLDu現(xiàn)場可編程門陣列 FPGA1. 是一種集成度比 PAL和 GAL高得多的高密度 PLD（ 1萬門以上）。 XOR(n)=0時，輸出低有效； XOR(n)=1 時，輸出高有效。圖中 XOR(n)和 AC1(n)字段下的數(shù)字對應各個OLMC的引腳號。 ? 4個多路開關 (MUX)在結構控制字段作用下設定輸出邏輯宏單元的組態(tài)。uGAL16V8的電路結構圖 通用陣列邏輯 （ GAL） GAL的基本電路結構及特點GAL16V8I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 GNDVCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE20 1110129腳輸入（固定）1腳時鐘（可定義成輸入）11腳 輸出使能（可定義成輸入）1219腳輸出（也可定義成輸入）I/O O I/OGAL16V8的引腳圖： 輸出邏輯宏單元 (OLMC)
教學課件相關推薦
鄂ICP備17016276號-1