數(shù)字電子技術之可編程邏輯器件培訓課件-資料下載頁
2025-01-01 15:59本頁面
【正文】 入任何信號源送到整個芯片的各個地方。 現(xiàn)場可編程門陣列（ FPGA）1. 是一種高密度 PLD（ 3萬門以上 /片）。2. 電路結構不再是由 與－或 邏輯陣列和輸出邏輯宏單元（ OLMC）組成，而是由若干獨立的可編程邏輯模塊組成。3. 用戶可以通過編程將這些邏輯模塊連接成所需要的數(shù)字系統(tǒng)。FPGA的基本結構形式示意圖：uFPGA 的大部分引腳都與可編程的 IOB 相連，均可根據(jù)需要設置成輸入端或輸出端。u每個 CLB 中都包含組合邏輯電路和存儲電路（觸發(fā)器）兩部分，可以設置成規(guī)模不大的組合邏輯電路或時序邏輯電路。u為了能將這些 CLB 靈活地連接成各種應用電路，在 CLB 之間的布線區(qū)內(nèi)配備了豐富的連線資源。這些互連資源包括不同類型的金屬線、可編程的開關矩陣和可編程的連接點。FPGA的結構特點：FPGA的優(yōu)點：uFPGA 的這種 CLB 陣列結構形式克服了 PAL 等 PLD 中那種固定的與－或邏輯陣列結構的局限性，在組成一些復雜的、特殊的數(shù)字系統(tǒng)時顯得更加靈活。u同時，由于加大了可編程 I/O 端的數(shù)目，也使得各引腳信號的安排更加方便和合理。FPGA的缺點：u信號傳輸延遲時間不確定。 在構成復雜的數(shù)字系統(tǒng)時一般總要將若干個 CLB 組合起來才能實現(xiàn)。而由于每個信號的傳輸途徑各異，所以傳輸延遲時間也就不可能相等。這不僅會給設計工作帶來麻煩，而且也限制了器件的工作速度。uFPGA 中的編程數(shù)據(jù)具有掉電易失性。 因此，每次開始工作時都要重新裝載編程數(shù)據(jù)，并需要配備保存編程數(shù)據(jù)的RPROM。這些都給使用帶來一些不便。u保密性差。 FPGA的編程數(shù)據(jù)一般是存放在 EPROM 中的，而且要讀出并送到 FPGA 的 SRAM 中，因而不便于保密。 可編程邏輯器件的編程與測試 可編程邏輯器件的開發(fā)過程u可編程邏輯器件 PLD 的開發(fā)是指利用開發(fā)軟件和編程工具對器件進行設計開發(fā)成一個應用系統(tǒng)的過程。u開發(fā) PLD 器件必須具備以下條件：一臺 PC 機， PLD 的開發(fā)軟件，編程電纜或硬件編程器以及相應的 PLD 器件和功能部件。開發(fā)高密度 PLD 器件的流程： 可編程邏輯器件的編程技術1. 在系統(tǒng)可編程技術（ ISP）u在系統(tǒng)可編程技術（ In－ System Programmable，簡稱ISP）是 20 世紀 80 年代末 Lattice公司首先提出的一種先進的編程技術。uISP 技術不再需要編程器，只需要通過計算機接口和編程電纜，對已經(jīng)裝配在系統(tǒng)中的 PLD 進行編程。u具有 ISP 特性的 PLD 均采用 E2PROM 編程工藝，可以反復擦寫，系統(tǒng)掉電后信息不會丟失。 可編程邏輯器件的編程技術2. 在電路可再配置技術（ ICR）u在電路可再配置技術（ InCircuit Reconfiguration，簡稱ICR）也不需要編程器，可以直接對已經(jīng)裝配在電路板上的PLD 器件進行編程。u具有 ICR 特性的 PLD 均采用 SRAM 編程工藝，該工藝的編程速度比較快，但掉電后信息會丟失，因此每次上電后都需要向 SRAM 中重新寫入編程數(shù)據(jù)，該過程通常成為 “配置 ”。u若想改變 PLD的邏輯功能，則就需要重新配置新的編程數(shù)據(jù)，該過程稱為 “再配置 ”。由于再配置是直接在電路板上進行的，因此稱 ICR 為在電路可再配置。 可編程邏輯器件的編程技術3. 邊界掃描測試技術u邊界掃描技術是一種應用于數(shù)字集成電路器件的標準化可測試性設計方法，提供了對電路板上元件的功能、互連及相互間影響進行測試的一種新方案，極大地方便了系統(tǒng)電路的測試。u能實現(xiàn)高精度的故障定位。u大大減少了產(chǎn)品的測試時間，縮短了產(chǎn)品的設計和開發(fā)周期。u邊界掃描技術克服了傳統(tǒng)針床測試技術的缺點，而且測試費用也相對較低。謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAIT
教學課件相關推薦
鄂ICP備17016276號-1