技術(shù)課件「唐慶玉」第22講可編程邏輯器件(pld及(完整版)
【正文】 1 11 10 1 1 1 1 1 1 1 0 0 0 無所謂項當(dāng) 1處理 用卡諾圖化簡 Ya的邏輯表示式 Ya=A3+A2A0+A2A1+A2A0 A3A2A1A0 Ya 0 0 0 0 0 1 1 0 0 0 1 0 2 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 1 8 1 0 0 0 1 9 1 0 0 1 1 在 GAL陣列上 實現(xiàn)七段顯示譯碼器邏輯 Ya=A3+A2A0+A2A1+A2A0 英文教材《數(shù)字電子技術(shù)》習(xí)題選編 清華大學(xué)電機(jī)系 唐慶玉 2023年 9月 16日 Ya A3 A2 A1 A1 A2 A3 A0 A0 清華大學(xué)電機(jī)系唐慶玉 2023年 11月 15日編 (4) PAL的內(nèi)部結(jié)構(gòu)及編程（ 寄存器輸出結(jié)構(gòu)型 ） 功能：可編程組成記憶、計數(shù)、移位、寄存等時序邏輯電路 I2 I1 I0 反饋信號 CLK OE 輸出使能 三態(tài)輸出 D Q Q D Q Q 8輸入 8輸出 固定 （GAL結(jié)構(gòu)類似） (5) GAL的內(nèi)部結(jié)構(gòu)及編程 GAL的內(nèi)部結(jié)構(gòu)與 PAL基本一樣，只是在輸出端增加了“可編程輸出邏輯宏單元”，其輸出狀態(tài)可由用戶定義，這樣，使編程更靈活。 END。) BEGIN D 0 =B3 !B0 ! B 3 ! B 2 B0 B2 B1 ! B 0 。清華大學(xué)電機(jī)系唐慶玉 2023年 11月制作盜版剽竊必究 清華大學(xué)電機(jī)系唐慶玉 1997年制作 如發(fā)現(xiàn)有人剽竊必定追究！ 第 15章 可編程邏輯器件（ PLD） 千島湖風(fēng)光 千島湖畫面屬唐慶玉個人創(chuàng)作，青山緑水藍(lán)天白云，剽竊必究 1. 概述 2. PLD的邏輯表示方法和圖形符號 3. PLD陣列結(jié)構(gòu)及編程 4. 復(fù)雜可編程邏輯器件 (CPLD) 清華大學(xué)電機(jī)系電工學(xué)教研室 唐慶玉 編 2023年 11月 1. PLD概述 PLD— Programmable Logic Devices 大規(guī)模集成電路，集成了大量的門電路和觸發(fā)器，用戶可編程構(gòu)成所需電路。 D1=B3!B0!B2B1B0B1。 D3=B3B1B2B0B2。 清華大學(xué)電機(jī)系唐慶玉 2023年 11月 15日編 (1)PROM的內(nèi)部結(jié)構(gòu)及編程 AND陣列固定 OR陣列可編程 輸出 輸入 O2 O1 O0 I2 I1 I0 例 1 用 PROM實現(xiàn)半加器 半加器邏輯式 F=AB+AB=A ? B C=AB F C A B BABAAB如何用 PROM實現(xiàn)全加器？ 例 2 用 PROM實現(xiàn)三變量奇數(shù)校驗電路 A B C Y A BCCBACBACBAY ????ABC Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 真值表 ABCCBA CBACBABCAB 清華大學(xué)電機(jī)系唐慶玉 2023年 11月 15日編 (2) PLA的內(nèi)部結(jié)構(gòu)及編程 AND陣列可編程 OR陣列可編程 O2 O1 O0 I2 I1 I0 輸出 輸入 例 3 用 PLA實現(xiàn)三八譯碼器 A2 A1 A0 0 0 0 只 =0 Y0 0 0 1 只 =0 Y1 1 1 1 只 =0 Y7 輸出 三八譯碼器真值表 0120 AAAY ??? 0121 AAAY ???0127 AAAY ???…… A2 A1 A0 Y0 Y1 Y7 A2 A1 A0 A2 A1 A0 清華大學(xué)電機(jī)系唐慶玉 2023年 11月 15日編 (3) PAL的內(nèi)部結(jié)構(gòu)及編程（ 專用輸出結(jié)構(gòu)型 ） AND陣列可編程 OR陣列固定 輸出 0 輸入 O0 I2 I1 I0 O1 輸出 1 實現(xiàn)組合邏輯電路 （ GAL結(jié)構(gòu)類似） 例 4：寫
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1