技術(shù)課件「唐慶玉」第22講可編程邏輯器件(pld及-免費(fèi)閱讀
【正文】 D2=B3B0!B0!B1B2。 清華大學(xué)電機(jī)系唐慶玉 2023年 11月 15日編 優(yōu)點(diǎn)： （ 1）節(jié)省集成芯片的數(shù)量 ?節(jié)省電路板面積， 節(jié)省電耗，減少產(chǎn)品體積，降低成本 （ 2）電路保密，不易被他人仿造 清華大學(xué)電機(jī)系唐慶玉 2023年 11月 15日編 PLD類型 （ 1） PROM型 （ Programmable ROM） （ 2） PLA型 （ Programmable Logic Array 可編程邏輯陣列 ） （ 3） PAL型 （ Programmable Array Logic可編程陣列邏輯） （ 4） GAL型 （ Generic Array Logic通用陣列邏輯） （ 5） CPLD型 （ Complex PLD） 最復(fù)雜 簡(jiǎn)單 較復(fù)雜 只讀存儲(chǔ)器補(bǔ)充 分類： （ 1）掩膜 ROM （ 2） PROM（ Programmable ROM，可編程 ROM） （ 3） EPROM（ Erasable PROM，紫外線擦除的 PROM） （ 4） EEPROM（ Electric Erasable PROM，電擦除的 PROM） 或?qū)懗? E2PROM 只讀存儲(chǔ)器（ Read Only Memory， ROM） 功能： 存儲(chǔ)程序或數(shù)據(jù)，掉電后仍保留 （ 1）二極管陣列的掩膜 ROM 二極管 存貯 矩陣 字地址譯碼器 W0 W1 W2 W3 A1 A0 字線 位線 地址線 輸出 三態(tài)門 D3 D2 D1 D0 數(shù)據(jù)線 輸出使能 OE A1A0 W3W2 W1 W0 D3D2D1D0 0 0 0 0 0 1 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 0 0 1 1 每個(gè)單元所存數(shù)據(jù) （ 2） PROM（熔絲式）電路原理 字線 位線 熔斷絲 2. PLD的邏輯表示方法及圖形符號(hào) (1)PLD的邏輯表示方法 固定連接 編程連接 不連接 熔絲 （ 2） PLD的圖形符號(hào) 緩沖門 A A A 相當(dāng)于 1 A A A A B C Y 與門 A Y B C A B C Y 或門 A Y ?1 B C A B C Y ? ? A Y B 可編程連接或不連接 PLD圖形符號(hào)（續(xù)） 與或門 A B C D Y ACCDBCABY ????多輸入端或門畫法 多輸入端與門畫法 門電路符號(hào)中美對(duì)照表 ≥1 1 ≥1 =1 與 或 非 與非 或非 異或 清華大學(xué)電機(jī)系唐慶玉 2023年 11月 15日編 3. PLD陣列結(jié)構(gòu)及編程 結(jié)構(gòu) : AND邏輯陣列 +OR邏輯陣列 類型 AND陣列 OR陣列 D觸發(fā)器 PROM 連接固定 可編程 （一次性）PLA 可編程 （一次性） 可編程 （一次性） PAL 可編程 （可多次電擦除） 連接固定 8個(gè) GAL 可編程 （可多次電擦除） 連接固定 8個(gè) 輸出比 PAL增加“可編程輸出邏輯宏單元” 使編程更靈活。 D0,D1,D2,D3:OUTPUT。 AHDL描述語(yǔ)法編程 將一個(gè) 2位 16進(jìn)制數(shù)轉(zhuǎn)換為 2位 10進(jìn)制數(shù) DA0 DA5 DA6 DA7 DA1 DA2 DA3 DA4 H0 H1 H2 H3 H4 H5 H6 H7 子文件 將一個(gè) 2位 16進(jìn)制數(shù)轉(zhuǎn)換為 2位 10進(jìn)制數(shù) 例 3 將二個(gè) 4位二進(jìn)制數(shù)相加，并將和轉(zhuǎn)換為 2位 10進(jìn)制數(shù)（利用在例 2中自己編的符號(hào)文件 ) 文件 m1 m2 m3 m4 n1 n2 n3 n4 2個(gè) 4位二進(jìn)制數(shù) DA4 DA5 DA6 DA7 DA3 DA2 DA1 DA0 2位 10進(jìn)制數(shù)(BCD碼 ) 全加器 74283 CPLD設(shè)計(jì)題目 — 模擬打乒乓球電路 左邊擊球 右邊擊球 ?1 74194L
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1