【正文】 SIGNAL INCLK: STD_LOG。 CLKOUT: OUT STD_LOGIC)。 END COMPONENT CONTRL2。 COMPONENT CONTRL2 IS 測脈寬、占空比控制模塊例化 PORT(FIN, START, CLR: IN STD_LOGIC。 Q: OUT STD_LOGIC_VECTOR(31 DOWNTO 0))。 END COMPONENT CONTRL。 COMPONENT CONTRL IS 測頻、周期控制模塊例化 PORT(FIN, START, CLR, FSD: IN STD_LOGIC。 FOUT: OUT STD_LOGIC)。 END ENTITY DJDPLJ。 EEND: OUT STD_LOGIC。 SEL: IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 ENTITY DJDPLJ IS PORT(CHEKF, FINPUT, CHOICE: IN STD_LOGIC。 USE 。 本次畢業(yè)設(shè)計中，我除了對相關(guān)的專業(yè)知識以及相關(guān)的實驗操作進(jìn)行了回顧，還有許多其他的收獲， 比如對 VHDL 編程和 QUARTUS Ⅱ 集成開發(fā)軟件的了解和使用上都有了巨大提高， 這次畢業(yè)設(shè)計不但讓我對本專業(yè)的相關(guān)基礎(chǔ)知識進(jìn)行了很好的復(fù)習(xí)，還對原由書本上的知識進(jìn)行了拓展和延伸，畢業(yè)設(shè)計不但鍛煉了我的動手能力，也鍛煉了我處理問題的能力，并且學(xué)會了許多新的知識。首先介紹了 頻率測量的一般 方法，著重介紹等精度測頻原理并進(jìn)行了誤差分析，利用等精度測量原理，通過FPGA 運用 VHDL 編程，利用 FPGA(現(xiàn)場可編程門陣列 )芯片設(shè)計了一個 8位數(shù)字式等精度頻率計，該頻率計的測量范圍為 120MHZ,利用 QUARTUS Ⅱ 集成開發(fā)環(huán)境進(jìn)行編輯、綜合、波形仿真 ，仿真和實驗結(jié)果表明，該頻率計有較高的實用性和可靠性，達(dá)到預(yù)期的結(jié)果。 圖 416計數(shù)部件模塊圖 A [ 3 1 . . 0 ]B [ 3 1 . . 0 ]O U T [ 3 1 . . 0 ]A D D E RD QP R EE N AC L RCLKCLRQ [ 3 1 . . 0 ]C N T [ 3 1 . . 0 ]A d d 03 2 39。占空比的測量方法是通 過測量脈沖寬度記錄 CNT2 的計數(shù)值 N1，然后將輸入信號反相，再測量脈沖寬度，測得 CNT2 計數(shù)值 N2 則可以計算出占空比： 占空比 =N1/（ N1+N2） *% 脈沖測量模塊仿真 圖 415脈沖測量模塊仿真 占空比測量模塊 對于占空比 K 的測量，可以通過測量正反兩個脈寬的計數(shù)值來獲得。 CONTRL2 子模塊的主要特點是：電路的設(shè)計保證了只有 CONTRL2 被初始化后才能工作，否則 PUL 輸出始終為零。 (4) 在被測脈沖的下沿到來時， CONTRL2的 PUL 端輸出低電平，計數(shù)器 CNT2被關(guān)斷。 (2) 將 GATE 的 CNL 端置高電平，表示開始脈沖寬度測量，這時 CNT2 的輸入信號為 FSD。脈沖邊沿被處理得非常陡峭，然后送入測量計數(shù)器進(jìn)行測量。 h 0 3 39。 h 0 3 39。 (4) 計數(shù)結(jié)束后， CONTRL 的 EEND 端將輸出低電平來指示測量計數(shù)結(jié)束，單片機(jī)得到此信號后，即可利用 ADRC()、 ADRB()、 ADRA()分別讀回CNT1 和 CNT2 的計數(shù)值，并根據(jù)等精度測量公式進(jìn)行運算，計算出被測信號的頻率或周期值。 (2) 由預(yù)置門控信號將 CONTRL 的 START 端置高電平，預(yù)置門開始定時，此時由被測信號的上沿打開計數(shù)器 CNT1 進(jìn)行計數(shù)，同時使標(biāo)準(zhǔn)頻率信號進(jìn)入計數(shù)器 CNT2。設(shè)在 Tx 期間計數(shù)值為 N，可以根據(jù)以下公式來算得被測次你好周期： Tx=N*Ts 經(jīng)誤差分析，可得結(jié)論：用該測量法測量時，被測信號的頻率越高，測量越大。被頻法較難實現(xiàn)。 （ 2）組合測頻法：是指在高頻時采用的直接測頻法，低頻時采用直接測量周期法測信號的周期，然后換算成頻率。 17 TOP 模塊仿真 圖 44 TOP 仿真圖 測頻 \周期控制模塊 測頻 \周期控制原理 如圖 45 示，當(dāng) D 觸發(fā)器的輸入端 START 為高電平時，若 FIN 端來一個上升沿，則 Q 端變?yōu)楦唠娖剑瑢?dǎo)通 FIN→ CLK1 和 FSD→ CLK2，同時 EEND 被置為高電平作為標(biāo)志；當(dāng) D 觸發(fā)器的輸入端 START 為低電平時，若 FIN 端輸入一個脈沖上沿，則 FIN→ CLK1 與 FSD→ CLK2 的信號通道被切斷。 (6) EEND()：等精度測頻計數(shù)結(jié)束狀態(tài)信號， EEND=0 時計數(shù)結(jié)束。 (5) START()：當(dāng) TF=0 時，作為預(yù)置門閘，門寬可通過鍵盤由單片機(jī)控制， START=1 時預(yù)置門開；當(dāng) TF=1 時， START 有第二功能，此時，當(dāng) START=0時測負(fù)脈寬，當(dāng) START=1 時測正脈寬。 (3) ENDD()：脈寬計數(shù)結(jié)束狀態(tài)信號， ENDD=1 計數(shù)結(jié)束。 C H EKFF IN PU TC H OI C EST AR TC LR TR IGF ST DTFSEL [2. .0]OO [7. .0]EEN DEN D DD J D PLJins t 圖 42 TOP 模塊圖 16 C LKC LRQ[ 31 . . 0]CNTins tFINST AR TC LRF SDC LK 1EE N DC LK 2C LR CC ON T R Lins t 1FINST AR TC LREN D DPU LC ON T R L2ins t 2C H KFFINC H OI SF OU TFINins t 4C LK 2F SDCNLPU LC LK OU TGA T Eins t 5C LKC LRQ[ 31 . . 0]CNTins t 6V C CC H KF IN P U TV C CFIN IN P U TV C CC H OI S IN P U TV C CST AR T IN P U TV C CC LR IN P U TV C CF SD IN P U TE N D DO U T P U T00 [ 7. 0]O U T P U TV C CCNL IN P U T 圖 43 等精度數(shù)字頻率計電路系統(tǒng)原理圖 利用 VHDL 設(shè)計的測頻模塊邏輯結(jié)構(gòu)如圖 43 所示，其中有關(guān)的接口信號規(guī)定如下： (1) TF()： TF=0 時等精度測頻； TF=1 時測脈寬。當(dāng) Tpr 秒后，預(yù)置門信號被單片機(jī)置為低電平，但此時兩個計數(shù)器仍沒有停止計數(shù)，一直等到隨后而至的唄測信號的上升沿到來時，才通過 D觸發(fā)器將這兩個計數(shù)器同時關(guān)閉。 然后由單片機(jī)發(fā)出允許測頻命令，即令預(yù)置門控信號 CL 為高電平，這時 D觸發(fā)器要一直等到被測信號的上升沿通過時 Q 端才被置 1，與此同時，將同時啟動計數(shù)器 BZH 和 TF，進(jìn)入“計數(shù)允許周期”。測頻原理說明如下： 測頻開始前，首先發(fā)出一個清零信號 CLR，使兩個計數(shù)器和 D 觸 發(fā)器置 0，同時通過信號 ENA，禁止兩個計數(shù)器計數(shù)。 BZH 和 TF 模塊是兩個可控的 32為高速計數(shù)器， BENA 和 ENA 分別是它們的計數(shù)允許信號端，高電平有效?？紤]到提高單片機(jī) I/O 口的利用率，降低編程復(fù)雜性，提高單片機(jī)標(biāo)準(zhǔn)頻率信號發(fā)生電路脈沖寬度測量電路脈沖信號處理電路占空比測量電路前置放大電路 波形整形電路控制與數(shù)據(jù)處理電路顯示電路穩(wěn)壓電源頻率、周期測量電路被測信號輸入預(yù)置門控信號 15 的計算速度以及降低數(shù)碼顯示器對主系統(tǒng)的干擾，可以采用串行靜態(tài)顯示方式。 （ 6）數(shù)碼顯示模塊。 （ 5）鍵盤模塊。 （ 4） 100MHZ 的標(biāo)準(zhǔn)頻率信號源。用于控制 FPGA 的測頻操作和讀取測頻數(shù)據(jù)，并作出相應(yīng)數(shù)據(jù)處理。測頻電路是測頻的核心電路模塊，可以由 FPGS 等 PLD 器件擔(dān)任。用于對待側(cè)信號進(jìn)行放大和整形，以便作為 PLD 器件的屬于信號。標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生，在保證測量精度不變的前提下，提高標(biāo)準(zhǔn)信號頻率，可使閘門時間縮短，即提高測試速度 。fs) (35) 由上式可以看出，測量頻率的相對誤差與被測信號頻率的大小無關(guān)，僅與閘門時間和標(biāo)準(zhǔn)信號頻率有關(guān)，即實現(xiàn)了整個測試頻段的等精度測量。 在測量中，由于 fx 計數(shù)的起停時間都是由該信號的上升 沿 觸發(fā)的，在閘門時間 t 內(nèi)對 fx的計數(shù) Nx無誤差 (t=NxTx)；對 fs 的計數(shù) Ns 最多相差一個數(shù)的誤差，即 |ΔNs|≤1,其測量頻率如式 (34): fxe=[Nx/(Ns+ΔNs)]標(biāo)準(zhǔn)信號的頻率為 fs，則被測信號的頻率如式 (32): fx=(Nx/Ns)在預(yù)置門時間和常規(guī)測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度不變。當(dāng)預(yù)置門信號為低電平的時候，后而來的被測信號的上升沿將使兩個計數(shù)器同時關(guān)閉，所測得的頻率為(FS/NS)*Nx。當(dāng)預(yù)置門控信號為高電平時，經(jīng)整形后的被測信號的上升沿通過 D觸發(fā)器的 Q 端同時啟動 CNT1 和 CNT2。 12 圖 等精度測頻原理波形圖 等精度測頻的實現(xiàn)方法可簡化為圖 。然后預(yù)置閘門關(guān)閉信號 (下降沿 )到時，計數(shù)器并不立即停止計數(shù)，而是等到被測信號的上升沿到來時才結(jié)束計數(shù)，完成一次測量過程。在測量過程中，有兩個計數(shù)器分別對標(biāo)準(zhǔn)信號和 被測信號同時計數(shù)。1 個字誤差，并且達(dá)到了在整個測試頻段的等精度測量。 等精度 測頻原理 等精度測頻方法是在直接測頻方法的基礎(chǔ)上發(fā)展起來的。單片機(jī)受本身時鐘頻率和若干指令運算的限制，測頻 速度較慢，無法滿足高速、高精度的測頻要求；而采用高集成度、高速的現(xiàn)場可編程門陣列 FPGA為實現(xiàn)高速、高精度的測頻提供了保證。 方案三：采用等精度頻率測量法，測量精度保持恒定，不隨所測信號的變化而變化。由此可知直接測頻法的測量準(zhǔn)確度與信號的頻率有關(guān)：當(dāng)待測信號頻率較高時，測量準(zhǔn)確度也較高，反之測量準(zhǔn)確度也較低。1 個脈沖誤差 。 直接 測頻法就是在確定的閘門時間內(nèi)，記錄被測信號的脈沖個數(shù)。1 個脈沖誤差，并且測試精度與計數(shù)器中記錄的數(shù)值有關(guān)，為了保證測試精度，測周期法僅適用于低頻信號的測量。 11 常用測頻方案 方案一：采用周期法。位數(shù)越多，分辨率越高。 （ 2）頻率測量范圍 在輸入電壓符合規(guī)定要求值時，能夠正常進(jìn)行測量的頻率區(qū)間稱為頻率測量范圍，頻率測量范圍主要有放大整形電路的頻率響應(yīng)決定的。并且從總體上介紹了設(shè)計方案的流程。 (5)不足之處 軟件結(jié)構(gòu)龐大，使用復(fù)雜，不如 MAX+PLUSII 簡單、易學(xué)易用 [11]。 (3)增加了網(wǎng)絡(luò)編輯功能 QuartusII 支持一個工作組環(huán)境下的設(shè)計要求，包括支持基于 Inter 的協(xié)作設(shè)計，與 Cadence、 ExemplarLogi、 MentorGraphics、 Synopsys 和 Synplicity 等 EDA供應(yīng)商的開發(fā)工具相兼容。低層編輯仍然采用 Chipview 方式，引腳排列位置映射了實際器件引腳，只要簡單地鼠標(biāo)拖放即可完成低層編輯。 (1)繼承了 MAX+PLUSII 的優(yōu)點 圖形輸入依然形象，圖形符號與 MAX+PLUSII 一樣符合數(shù)字電路的特點，大 量 74 系列器件符號使能初學(xué)者在較短的時間里利用圖形編輯設(shè)計出需要的電路?？梢允褂?QuartusII 帶有的 RTL Viewer 觀察綜合后的 RTL 圖。 QuartusII 支持層次化設(shè)計，可以在一個新的編輯輸入環(huán)境中對使用不同輸入設(shè)計方式完成的模塊（元件 ） 進(jìn)行調(diào)用，從而解決了原理圖與 HDL 混合輸入設(shè)計的問題。在許多實用情況中，必須使用宏功能模塊才可以使用一些 Altera 特定器件的硬件功能，如各類片上存儲器、 DSP 模塊、LVDS 驅(qū)動器、 PLL 以及 SERDES 和 DDIO 電路模塊等。 此外， QuartusII 還包含許多十分有用的 LPM（ Library of Parameterized 9 Modules）模塊，它們 是復(fù)雜或高級系統(tǒng)構(gòu)建的重要組成部分，在 SOPC 設(shè)計中被大量使用，也可以與 QuartusII 普通設(shè)計文件一起使用。還可以通過選擇 Compiler Tool（ Tools 菜單），在 Co