【正文】 //清零 BZQ,TSQ 計數(shù)器 IOWR_ALTERA_AVALON_PIO_DATA(START_BASE,0x0)。 duty=0。 byte2=0。 number4=0。 number2=0。 break。 break。 break。 break。 while(1) { 漳州師范學院畢業(yè)論文 25 key_Scan()。 display()。//注冊中斷服務(wù)子程序 } /********************************* * 主函數(shù) * *******************************/ int main() { init_button_pio()。//開 count_end 的中斷 IOWR_ALTERA_AVALON_PIO_EDGE_CAP(count_end_BASE,0x0)。//登記中斷源 } /********************************* * 頻率、周期測試時，計數(shù)器停止計數(shù)時，產(chǎn)生中斷 ,中斷初始化 * *******************************/ void InitPIO(void) { IOWR_ALTERA_AVALON_PIO_DIRECTION(count_end_BASE,0x0)。//開放全部 4 個按鈕的中斷 IOWR_ALTERA_AVALON_PIO_EDGE_CAP(button_BASE,0x0)。edge_capture。//儲存按鈕的值到邊沿捕獲寄存器中 IOWR_ALTERA_AVALON_PIO_EDGE_CAP(button_BASE,0)。 /********************************* * 按鈕的初始化 * *******************************/ void handle_button_interrupts(void*context,alt_u32 id) { int*edge_capture_ptr=(int*)context。 漳州師范學院畢業(yè)論文 24 void Init_pio()。 void count_end_interrupts(void *context,alt_u32 id)。//按鍵掃描 void init_button_pio()。//脈寬測量 void display()。//周期測量 void Duty_Test()。 //初始化設(shè)置 void Freq_Test()。 int edge_capture。 char e。 char c。 char a。 alt_u8 danwei。 alt_u8 duty。 alt_u8 byte5。 alt_u8 byte3。 alt_u8 byte1。 alt_u8 k。 alt_u8 i。 alt_u8 number3=0。 alt_u8 number1=0。 //模式選擇 alt_u8 Operation=0。 //高電平時 ,標準頻率計數(shù)器 BZQ 中的計數(shù)值 alt_u32 N2。 //標準頻率計數(shù)器 BZQ 中的計數(shù)值 alt_u32 Nx。//待測信號脈寬 float Duty。 //待測頻率 float Tx。 漳州師范學院畢業(yè)論文 20 參考文獻 [1] 張夢梨 韓國松 .基于 FPGA的等精度數(shù)字頻率計的研究與實現(xiàn) [J]. 商丘職業(yè)技術(shù)學院學報，2021年第 2期，第 5卷： 79~81. [2] 褚振勇，齊亮，田紅心，高楷娟編著 .FPGA 設(shè)計及應(yīng)用（第二版） [M].西安電子科技大學出版社 8~32 [3] 周立功等 .SOPC嵌入式系統(tǒng)基礎(chǔ)教 程 [M].北京：北京航空航天大學出版社， 2021年 11月 .3~12. [4] 莫琳．基于 FPGA的等精度頻率計的設(shè)計與實現(xiàn) [J]．現(xiàn)代電子技術(shù)， 2021(10)： 81~82． [5] 唐亞平 王學梅 . 基于 FPGA的等精度頻率計的設(shè)計 [J].電子元器件應(yīng)用， 2021（ 10）： 63~65. [6] Altera Corporation. CycloneⅡ Device Handbook[K]. [7] 張杰 姚劍 葉林 李昌禧 .頻率測量的新方法 [J].工業(yè)儀 表與自動化裝置， 2021 年，第 1 期：63~65. [8] 譚會生 瞿遂春 .EDA 技術(shù)綜合應(yīng)用實例與分析 [M].西安：西安電子科技大學出版社，~251. [9] 潘松 黃 繼 業(yè) .EDA與 VHDL(第二版 )[M].北京：清華大學出版社 .~253. [10] 周立功等 .SOPC嵌入式系統(tǒng)實驗教程（一） [M].北京：北京航空航天大學出版社， 2021年 11月 . 134~135. [11] 周立功等 .SOPC 嵌入式系統(tǒng)基礎(chǔ)教程 [M].北京：北京航空航天大學出版社， 2021 年 11月 .73~132. 漳州師范學院畢業(yè)論文 21 附錄 1. 開發(fā)板實物圖 2. LCM128645ZK 液晶引腳說明 漳州師范學院畢業(yè)論文 22 3. 基于 NIOSⅡ IDE的 軟件設(shè)計的程序 include //標準輸入 /輸出函數(shù)頭文件 include //SOPC 生成的 cpu 信息 include include include sys///中斷操作函數(shù)頭文件 include //該文件定義了內(nèi)核的寄存器映射并提供硬件設(shè)備訪問宏定義 include include sys/ include include priv/ include ifndef HELLO_WORLD_SMALL_1_H_ define HELLO_WORLD_SMALL_1_H_ define Tdata_BASE 0x00502070 define Bdata_BASE 0x00502080 define button_BASE 0x00502090 define CLR_BASE 0x005020a0 define count_end_BASE 0x005020b0 define SPUL_BASE 0x005020c0 define START_BASE 0x005020d0 define w_d_end_BASE 0x005020e0 define W_D_BASE 0x005020f0 define button_IRQ 3 define count_end_IRQ 4 define w_d_end_IRQ 5 endif /*HELLO_WORLD_SMALL_1_H_*/ float Fs=。 在此，謹向 老 師表示崇高的敬意和衷心的感 謝！ 同時我要感謝吳一純老師在我課題研究期間 給予了很大的幫助 、 提出了寶貴的意見和建議。更為重要的是王老師教會了我面對困難時不要輕言放棄。 它與傳統(tǒng)的頻率計的比較，其優(yōu)點是：軟件 開發(fā)效率高，易于很好的擴展功能，并且在整個測量范圍內(nèi)都能保持一定的精確度，對于高頻信號的測量準確更高，速度更快，穩(wěn)定度更高。 ⑷ 對于占空比測試功能， 被 測范圍為 14%~85%。 ⑵ 對于周期測試功能，測周期范圍為 7ns~90ms；對于測量精度，測周期全域相對誤差為 %之內(nèi)。 另外本系統(tǒng)利用 SOPC 技術(shù)，嵌入一個 IP 核，節(jié)約了 FPGA 芯片的資源 ，便于添加外設(shè) 。 NIOSⅡ系統(tǒng) 對頻率 /周期測試的門控信號進行控制，系統(tǒng)是通過延時以等待計數(shù)的完成，若在計數(shù)期間，外部的待測信號的頻率值發(fā)生改變，系統(tǒng)無法馬上進行判別，只能等待計數(shù)完成后，才能對該頻率值進行測試。 綜上所述： 由 于儀器問題，無法測試設(shè)計要求中的占空比的范圍，在可測范圍內(nèi)，本設(shè)計 基本可以準確的測出信號的占空比，達到設(shè)計要求 。 占空比測試 信號發(fā)生器輸出一矩形波，其頻率 f=，幅度 Vpp=，改變占空比測試如表 6 所示。另外， 由于信號的周期是手動測量， 也 存在人為誤差 。 表 5 脈寬測試數(shù)據(jù)記錄 表 示波器測得的脈寬 液晶顯示的脈寬 相對誤差 (%) 0 0 漳州師范學院畢業(yè)論文 17 490ms 980ms 數(shù)據(jù)分析與總結(jié)： 由表 5 可知， 測試范圍 無法測到 ，這是由于該信號發(fā)生器最大的輸出頻率為3MHz。 脈寬測試 利用 SP1641B 型函數(shù) 信號發(fā)生器產(chǎn)生方波 ,輸出電壓為 。所以由表 4 可知，用公式計算出的相對誤差比較大，但在整個頻率范圍內(nèi)，其精度都近乎相等，且精度都保持在 %之內(nèi)。 用 SP1641B 型函數(shù) 信號發(fā)生器 產(chǎn)生信號時， 由于 儀器的精度問題，測試時 參考 示波器測到的 頻率 /周期 ； 在用 EE1461 型 DDS 合成信號發(fā)生器產(chǎn)生信號時， 參考信號 發(fā)生器上 的 頻率值 /周期 。 相對誤差值的計算公式如下： REL= %1 0 0??IDEDESIDE ………… (12) 表 3 頻率測試數(shù)據(jù)記錄 表 儀器 測試 信號發(fā)生器 OSC 示波器測試 IDE 液晶 顯示 DES 相對誤差 (%) REL 頻率（ Hz） 周期 0 圖 15 脈寬測試子程序 圖 16 占空比測試子程序 漳州師范學院畢業(yè)論文 15 頻率（ Hz） 周期 頻率（ Hz） 周期 450ms 頻率（ Hz） 周期 0 頻率（ Hz） 0 周期 0 頻率（ Hz） 周期 0 頻率（ Hz） 周期 頻率（ Hz） 周期 0 頻率（ Hz） 0 周期 0 頻率（ Hz） 周期 頻率（ Hz） 周期 2. 利用 EE1461 型 DDS 合成信號發(fā)生器產(chǎn)生一正弦波，數(shù)據(jù)記錄如下 表 4所示。 漳州師范學院畢業(yè)論文 13 圖 12 系統(tǒng)總流程圖 圖 13 周期測試子程序 圖 14 頻率測試子程序 漳州師范學院畢業(yè)論文 14 5 系統(tǒng)測試 測試儀器 表 2 儀器列表 序號 儀器名稱及型號 數(shù)量 1 TDS 1002 數(shù)字 示波器 1 2 SP1641B 型函數(shù) 信號發(fā)生器 1 3 EE1461 型 DDS 合成信號發(fā)生器 1 數(shù)據(jù)記錄 與分析 頻率 、周期 測試 1. 利用 SP1641B 型函數(shù) 信號發(fā)生器產(chǎn)生方波 ,輸出電壓為 ,占空比為 50%。原因如下：當高頻時，若系統(tǒng)采用的門限時間太長的話， FPGA 內(nèi)部的 32 位計數(shù)器可能會溢出，另外也 會影響系統(tǒng)的實時性；當頻率低時，若系統(tǒng)采用的門限時間太短時，計數(shù)器可能就無法計數(shù)了。 頻率、 周期、脈寬、占空比測試的子程序分別如圖 1 1 1 16 所示。 系統(tǒng)外部共有四個按鍵，分別控制頻率測試、周期測試、脈寬測試、占空比測試。 參數(shù)data為向邊沿捕獲寄存器寫入的數(shù)據(jù)。參數(shù) data為向中斷屏蔽寄存器寫入的數(shù)據(jù)。 IOWR_ALTERA_AVALON_PIO_DATA(base, data)：往 I/O口寫入數(shù)據(jù) 。 圖 11 NIOSⅡ微處理器 的配置 漳州師范學院畢業(yè)論文 12 基于 NIOSⅡ IDE 的 軟件設(shè)計 本系統(tǒng)的軟件設(shè)計 是 以 C 語言形式在 非 操作系統(tǒng)環(huán)境下 ， 利用 Altera 公司的軟件集成開發(fā)工具 IDE 所提供的硬件抽象層（ HAL）的函數(shù)支持下來完成