【正文】 此外，本系統(tǒng)可以擴(kuò)展成通過無線網(wǎng)絡(luò)對(duì)測(cè)量結(jié)果進(jìn)行傳輸。本系統(tǒng)中，利用單片機(jī)串口與PC機(jī)進(jìn)行通訊，系統(tǒng)中的串口通信只是完成了虛擬終端顯示功能，可以考慮在PC終端編寫應(yīng)用軟件進(jìn)行數(shù)據(jù)顯示、數(shù)據(jù)存儲(chǔ)以及數(shù)據(jù)統(tǒng)計(jì)等功能。在計(jì)量實(shí)驗(yàn)室中，頻率計(jì)被用來對(duì)各種電子測(cè)量設(shè)備的本地振蕩器進(jìn)行校準(zhǔn)。在傳統(tǒng)的生產(chǎn)制造企業(yè)中，頻率計(jì)被廣泛的應(yīng)用在產(chǎn)線的生產(chǎn)測(cè)試中。本設(shè)計(jì)中存在著許多不足之處，由于仿真軟件的限制，單片機(jī)與CPLD部分沒有進(jìn)行聯(lián)合仿真，并且沒有做成實(shí)物。(3) CPLD部分Verilog HDL代碼編寫與測(cè)試、仿真。(2) 單片機(jī)匯編語言編寫、調(diào)試與仿真測(cè)試。本系統(tǒng)主要做了一下幾項(xiàng)工作：(1) 電路設(shè)計(jì)。 49 東北大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第六章 結(jié)束語第六章 結(jié)束語 工作總結(jié)通過本系統(tǒng)的研究，鞏固了模擬電子以及單片機(jī)方面的基本知識(shí)，并且掌握了一定的編程技巧。 本章小結(jié)本章主要對(duì)系統(tǒng)的測(cè)量精度進(jìn)行了理論上的分析，然后針對(duì)各個(gè)模塊存在的可能引起誤差的因素進(jìn)行了分析。 測(cè)試誤差分析在本系統(tǒng)中，采用8片LED顯示測(cè)量數(shù)據(jù)，雖然采用浮點(diǎn)顯示，但也只能顯示8位數(shù)據(jù)，而實(shí)際運(yùn)算結(jié)果多于8位，故實(shí)際所顯示的結(jié)果只能保證8位有效數(shù)字，這個(gè)將成為引起誤差的第一個(gè)原因；其二，前面精度分析所計(jì)算的相對(duì)誤差不超過1/db；其三，在單片機(jī)進(jìn)行各功能結(jié)果計(jì)算過程中，比如小數(shù)的計(jì)算，也會(huì)有誤差存在。在預(yù)置門時(shí)間和常規(guī)測(cè)頻閘門時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下，本測(cè)頻系統(tǒng)所采用的測(cè)量方法的測(cè)量精度不變。（３） 標(biāo)準(zhǔn)頻率誤差為，由于晶體穩(wěn)定度很高，標(biāo)準(zhǔn)頻率誤差可以進(jìn)行校準(zhǔn)。在一次測(cè)量中，由于fx計(jì)數(shù)的起停時(shí)間都是由該信號(hào)的上跳沿觸發(fā)的，在tp時(shí)間內(nèi)fx的計(jì)數(shù)dx無誤差：此時(shí)間內(nèi)的標(biāo)頻信號(hào)計(jì)數(shù)值db最多相差一個(gè)脈沖，即：則： () ()由此推得： ()根據(jù)相對(duì)誤差公式有： ()可以得： () ()即 () ()由此可知：（１） 相對(duì)測(cè)量誤差與頻率無關(guān)。本章的軟件設(shè)計(jì)與上一章的硬件設(shè)計(jì)密不可分，為整個(gè)系統(tǒng)的兩大模塊。 測(cè)占空比時(shí)序仿真圖 本章小結(jié)在本章中，主要介紹了系統(tǒng)軟件設(shè)計(jì)。 測(cè)頻時(shí)序仿真圖 用Verilog HDL 語言設(shè)計(jì)的脈寬計(jì)數(shù)器的仿真與分析，在testbench中定義的待測(cè)信號(hào)頻率為15MHz，占空比為80%。 用Verilog HDL設(shè)計(jì)的頻率計(jì)數(shù)器的時(shí)序仿真與分析，在testbench中定義的待測(cè)信號(hào)頻率為15MHz。其中，待測(cè)信號(hào)頻率選取15MHz。最后即可得到要顯示的5位小數(shù)位。小數(shù)計(jì)算原理為：將上次計(jì)算過程中得到的余數(shù)與相乘（n為要顯示的小數(shù)位數(shù)+1），將得到的積除以上次計(jì)算過程中的除數(shù)，得到的商即為小數(shù)位。例如，寄存器R0中存放25H,分離過稱為：將25H除以十進(jìn)制16，得到商為2，余數(shù)為5，然后把商和余數(shù)分別存放在另外的兩個(gè)寄存器中即可。數(shù)據(jù)分離后，每個(gè)寄存器或每個(gè)字節(jié)內(nèi)存區(qū)中只存放一位BCD碼數(shù)字。 四字節(jié)二進(jìn)制轉(zhuǎn)五字節(jié)BCD碼 (7) BCD碼數(shù)值分離子程序 二進(jìn)制轉(zhuǎn)換后的BCD碼存放在連續(xù)的寄存器中，并且每個(gè)寄存器中存放兩個(gè)BCD數(shù)字。本系統(tǒng)采用的是將四字節(jié)二進(jìn)制轉(zhuǎn)換成五字節(jié)BCD碼的程序。將被除數(shù)中的每一位逐位左移到余數(shù)寄存器組和C標(biāo)志位中并試商，最后計(jì)算出商和余數(shù)。11010110 10100101 11010110 00000000 11010110 00000000 00000000 11010110 00000000 + 11010110 1000010111101110() 二進(jìn)制乘法豎式計(jì)算方法 乘法算法流程圖(5) 八字節(jié)與四字節(jié)二進(jìn)制除法子程序本系統(tǒng)除法部分采用八字節(jié)與四字節(jié)二進(jìn)制除法程序。因此，二進(jìn)制乘法運(yùn)算邏輯可以概括為邏輯判斷、加法和位移運(yùn)算的集合。將乘數(shù)的每一位與被乘數(shù)相乘，并把得到的積列于豎式下部，然后再把所有的積相加即可。(4) 四字節(jié)與四字節(jié)二進(jìn)制乘法子程序根據(jù)系統(tǒng)需求，本系統(tǒng)乘法部分采用四字節(jié)與四字節(jié)二進(jìn)制乘法程序。當(dāng)串行口工作在模式3時(shí)，并且使用的是Timer 1來設(shè)置波特率，則如果SMOD1=0為單倍波特率，而SMOD1=1則為雙倍波特率。 串行口工作模式SM0SM1模式特點(diǎn)00模式0移位寄存器方式，用于I/O口擴(kuò)展01模式18位UART，波特率可變10模式29位UART，波特率為時(shí)鐘頻率/32或/6411模式39位UART，波特率可變本系統(tǒng)中采用串行口工作模式1，在該模式下每一幀發(fā)送或接收10位數(shù)據(jù)，這10個(gè)位分別是1個(gè)起始位“0”、8個(gè)數(shù)據(jù)位和1個(gè)停止位“1”。清0以確認(rèn)中斷；模式0下第9位接收完后，該位由硬件置1。TB8：發(fā)送位8/在模式2和3下的第9發(fā)送位：清0時(shí)在第9位上發(fā)送0；置1時(shí)在第9位上發(fā)送1RB8：接收位8/在模式2和3下的第9接收位：如果第9位接收到0，該位由硬件清0；如果第9位接收到1，該位由硬件置1。REN：接收使能位。清0屏蔽多單片機(jī)通信功能；置1使能多單片機(jī)在模式2和3，最終在模式1下的通信功能。SM1：串行口模式1位。串行口控制寄存器SCON是控制單片機(jī)串行通信的重要寄存器，[16]。串行通信時(shí)要用到串行口緩沖區(qū)SBUF，這是一個(gè)1個(gè)字節(jié)長(zhǎng)度的寄存器，位于特殊功能寄存器區(qū)地99H商。 虛擬終端顯示流程1) 串口通信在串行數(shù)據(jù)傳輸時(shí)，分為異步和同步兩種方式。8位串入并出帶鎖存功能的移位寄存器74LS595的八個(gè)數(shù)據(jù)輸出端分別與數(shù)碼管的八個(gè)端口adot一一對(duì)應(yīng)。要顯示的9位數(shù)據(jù)依次存放在連續(xù)的地址區(qū)間7FH77H中，顯示數(shù)據(jù)首先要進(jìn)行譯碼，譯碼完成后再通過74LS595傳輸譯碼數(shù)據(jù)，每次譯碼一字節(jié)，傳送一字節(jié)，知道所有的待顯示數(shù)據(jù)傳送完畢。 按鍵特征碼表 行列值00H01H02H00H頻率(00H)周期(01H)占空比(02H)03H脈寬(03H)自校(04H)復(fù)位(05H)06H(06H)1S(07H)10S(08H) (2) 結(jié)果的數(shù)碼管顯示方式。 3*3鍵盤掃描電路流程圖，其中每個(gè)功能選項(xiàng)的特征碼為相應(yīng)的行值與列值的和，例如“頻率”按鍵的特征碼為行值“00H”與列值“00H”的和，即00H。(1) 鍵盤掃描本系統(tǒng)鍵盤掃描方式采用反轉(zhuǎn)法，為3*3矩陣鍵盤的形式。讀入測(cè)頻計(jì)數(shù)結(jié)果后，還要根據(jù)等精度測(cè)頻原理進(jìn)行計(jì)算，才能得到最終的測(cè)量結(jié)果。鍵盤設(shè)有三個(gè)時(shí)間值鍵，、ls和10s，來控制預(yù)置門的開關(guān)時(shí)間。用軟件延時(shí)20ms消抖，再讀鍵值，和原鍵值進(jìn)行比較，若和原值不相同，重新掃描鍵盤，若相同，則執(zhí)行相應(yīng)功能。然后進(jìn)入鍵盤掃描方式，單片機(jī)不斷查詢鍵盤。測(cè)頻原理即根據(jù)等精度測(cè)頻方法，若表示待測(cè)信號(hào)頻率，為標(biāo)頻信號(hào)即50MHz，db為CPLD中標(biāo)頻計(jì)數(shù)器的計(jì)數(shù)結(jié)果，dx為CPLD中待測(cè)信號(hào)計(jì)數(shù)器的計(jì)數(shù)結(jié)果，則有： () 測(cè)頻子程序流程圖測(cè)周期、占空比以及脈寬子程序與測(cè)頻子程序流程基本相同。4) 最后得到計(jì)數(shù)初始值：THx=4BH，TLx=0FDH。2) 用65536減去步驟1)得到的數(shù),結(jié)果為19453。其它晶振頻率下除以。本系統(tǒng)中要設(shè)置定時(shí)器定時(shí)時(shí)間為50ms，即設(shè)計(jì)時(shí)間為50000。mmll也是十六進(jìn)制數(shù)。FFFF是十六進(jìn)制數(shù)?？梢缘玫絋imer計(jì)數(shù)時(shí)間與晶振頻率、計(jì)數(shù)初始值的關(guān)系式： ()式中t為Timer計(jì)數(shù)時(shí)間，單位為。 工作模式選擇M1M0模式工作模式00模式013位定時(shí)/計(jì)數(shù)器(THx 8位，TLx 5位)01模式116位定時(shí)/計(jì)數(shù)器10模式28位自動(dòng)重載入定時(shí)/計(jì)數(shù)器(TLx)，溢出時(shí)從THx重載入11模式3Timer 0有此模式，Timer 1沒有，然后根據(jù)定時(shí)器的數(shù)值計(jì)算出計(jì)數(shù)初始值，并載入計(jì)數(shù)初始值，啟動(dòng)Timer后開始定時(shí)，定時(shí)過程中要不斷判斷溢出位TFx，如果溢出，則關(guān)閉定時(shí)器，并清TFx。置1時(shí)Timer作計(jì)數(shù)器；清0時(shí)Timer作定時(shí)器。只要TRx位被置1，清0該位就能使能Timer x；只有當(dāng)和TRx都被置1時(shí)，置1該位就能使能Timer x。在高四位或低四位中，M1和M0設(shè)置Timer 1或Timer 0的工作模式。 與Timer相關(guān)的特殊功能寄存器88HTCONTMODTL0TL1TH0TH1AUXR8FH80HP0SPDP0LDP0HDP1LDP1HPCON87HTimer 0和Timer 1都通過TMOD來設(shè)置工作模式。AT89C51單片機(jī)的Timer 0和Timer 1的功能基本相同，這兩個(gè)Timer可以工作在定時(shí)器模式下，也可以工作在計(jì)數(shù)器模式下[15]。 單片機(jī)主程序流程圖(1) 定時(shí)/計(jì)數(shù)器原理AT89C51單片機(jī)中有兩個(gè)Timer，分別為Timer 0和Timer 1。 系統(tǒng)流程圖 系統(tǒng)單片機(jī)部分仿真結(jié)果及分析 單片機(jī)主程序單片機(jī)主程序。 30 東北大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第四章 系統(tǒng)軟件設(shè)計(jì)與仿真第四章 系統(tǒng)軟件設(shè)計(jì)與仿真 軟件總體設(shè)計(jì)。 本章小結(jié)本章主要介紹了系統(tǒng)硬件電路設(shè)計(jì)部分內(nèi)容，系統(tǒng)硬件設(shè)計(jì)包括信號(hào)前端放大整形電路、單片機(jī)與CPLD接口模塊、單片機(jī)模塊電路、CPLD模塊電路四大模塊，其中后兩者為主要模塊。在計(jì)數(shù)控制端計(jì)數(shù)停止信號(hào)ENDD為0時(shí)，同時(shí)鎖存信號(hào)為1，鎖存信號(hào)latch_sig上升沿觸發(fā)，此時(shí)將計(jì)數(shù)結(jié)果鎖存；在clr上升沿時(shí)清空鎖存器。 計(jì)數(shù)器控制部分電路、t_x、t_h是32位二進(jìn)制計(jì)數(shù)器，通過data_sel模塊的控制，單片機(jī)可分12次將其32位數(shù)據(jù)全部讀出。在此期間，名稱為en_x~reg0的D觸發(fā)器的輸出端Q將輸出高電平，即控制待測(cè)信號(hào)計(jì)數(shù)器的使能端en_x為高電平，該計(jì)數(shù)器使能；en_h=test_in表明在待測(cè)信號(hào)高電平期間，脈寬計(jì)數(shù)器使能。(4) 計(jì)數(shù)結(jié)束后，ctr_t的stop端將輸出低電平來指示測(cè)量計(jì)數(shù)結(jié)束，單片機(jī)得到此信號(hào)后，即可利用S3()、S2()、S1()、S0()分別讀回t_b、t_x、t_h的計(jì)數(shù)值。在被測(cè)信號(hào)高電平期間，計(jì)數(shù)器使能，每到標(biāo)頻信號(hào)上升沿到來時(shí)該計(jì)數(shù)器計(jì)數(shù)一次。在被測(cè)信號(hào)上升沿時(shí)，計(jì)數(shù)器使能，每到待測(cè)信號(hào)上升沿到來時(shí)該計(jì)數(shù)器計(jì)數(shù)一次。在被測(cè)信號(hào)上升沿時(shí)，計(jì)數(shù)器使能，每到標(biāo)頻信號(hào)上升沿到來時(shí)該計(jì)數(shù)器計(jì)數(shù)一次。(2) 由預(yù)置門控信號(hào)將ctr_t的strobe端置高電平，預(yù)置門開始定時(shí)，此時(shí)由被測(cè)信號(hào)的上沿同時(shí)打開計(jì)數(shù)器t_b、t_x、t_h開始計(jì)數(shù)。stop=1時(shí)，表示CPLD計(jì)數(shù)結(jié)束，單片機(jī)接收到此信號(hào)后將會(huì)讀取CPLD計(jì)數(shù)結(jié)果。(8) out[7:0]：計(jì)數(shù)結(jié)果輸出端口。(6) fs：標(biāo)準(zhǔn)頻率50MHz信號(hào)輸入端口。(5) clr：系統(tǒng)全清零端口。(3) fx：待測(cè)信號(hào)輸入端口(4) strobe：閘門信號(hào)端口，即計(jì)數(shù)允許信號(hào)。as=0時(shí)自校測(cè)量；as=1時(shí)非自校測(cè)量。 虛擬終端顯示 CPLD部分電路設(shè)計(jì)利用Verilog 。Q0Q7：8位并行數(shù)據(jù)輸出，可以直接控制數(shù)碼管的8個(gè)引腳。MR：重置(RESET)，低電平時(shí)將移位寄存器中的數(shù)據(jù)清零，在本系統(tǒng)中將它直接連高電平(VCC)。作為存儲(chǔ)寄存器的時(shí)鐘輸入端。，每片74LS595的DS端接上一片的Q7輸出端（），作為移位寄存器時(shí)鐘輸入。 指示燈電路模塊