優(yōu)先權(quán)排隊(duì)電路課程設(shè)計(jì)(參考版)
2025-07-27 19:53本頁面
【正文】 本次電子技術(shù)課程設(shè)計(jì)能夠有這樣良好的機(jī)會實(shí)踐,加深對所學(xué)理論知識的理解,掌握工程設(shè)計(jì)的方法。因?yàn)檎J(rèn)真對待所以感覺學(xué)到了東西。參考資料： 【1】數(shù)字電子技術(shù)(第三版) 楊志忠【2】電子技術(shù)基礎(chǔ) 唐程山 主編 高等教育出版社 【3】電子技術(shù)實(shí)訓(xùn)手冊 【4】數(shù)字電子技術(shù)學(xué)習(xí)指導(dǎo) 高等教育出版社【5】電子技術(shù)基礎(chǔ)：實(shí)驗(yàn)與課程設(shè)計(jì) 周政新 中國民航出版社【6】電子技術(shù)基礎(chǔ)致謝本次課設(shè)應(yīng)該感謝學(xué)院的安排，讓我們在學(xué)習(xí)課本知識的同時(shí)，能夠有這樣的機(jī)會實(shí)踐。但在軟件使用及仿真的時(shí)候，大家都遇到了較大的困難，同學(xué)們都是第一次接觸軟件，使用方法大家是真的不太懂，后來在同學(xué)們的互相討論中，不論怎樣終于也攻克了這一難關(guān)，得到了完美的仿真波形和結(jié)果。在實(shí)驗(yàn)的過程中，又結(jié)合實(shí)際詳細(xì)的了解了VHDL語言的基本指令及編程方法，教我們熟悉了在PC機(jī)上運(yùn)用MAX+PLUSⅡ軟件和EPLD進(jìn)行電路設(shè)計(jì)的設(shè)計(jì)和仿真過程。所以A的優(yōu)先級最高,B次之, C最低.A，B，C，優(yōu)先狀態(tài)真值表輸入(低電平有效)輸出（反碼）8421BCDABCYaYbYc100100101100110100111100010010011010001001000000A，B，C，輸入狀態(tài)圖、設(shè)計(jì)波形圖。A和B都不為1而且C=1時(shí),C_out為1,A_out和B_out為0。電路工作原理代碼的簡單分析,A=1的時(shí)候,A_out為1,B_out和C_out為0。beha。process。case。others=011=010=001=000=dinpaiduibehapaidui。0))。std_logic_vector(2do
法律信息相關(guān)推薦
鄂ICP備17016276號-1