【正文】 圖52 并行操作讀時序圖圖53 并行操作寫時序圖。對寄存的回讀操作主要用來優(yōu)化對AD9854的設計 (讀寄存器不能保證100 MHz的操作速度，這一點他們?yōu)橹皇擒浖{(diào)試準備的)。6個地址位，8個雙向數(shù)據(jù)位，和分離的寫/讀控制輸入來補足這輸入輸出口引腳。表3 寄存器分布表寄存器地址Bit 7Bit 6Bit 5Bit 4Bit3Bit 2Bit 1Bit 01DH無關(guān)無關(guān)無關(guān)關(guān)閉比較器保留位關(guān)閉Q路數(shù)模轉(zhuǎn)換器關(guān)閉數(shù)模轉(zhuǎn)換器關(guān)閉數(shù)字模塊1EH無關(guān)參考時鐘范圍控制字旁路參考時鐘倍頻器參考時鐘倍頻控制字4參考時鐘倍頻控制字3參考時鐘倍頻控制字2參考時鐘倍頻控制字1參考時鐘倍頻控制字01FH清除累加器控制字1清除累加器控制字2三角波掃頻控制位Q路數(shù)模轉(zhuǎn)換器輸入控制位調(diào)制模式選擇位2調(diào)制模式選擇位1調(diào)制模式選擇位0內(nèi)部更新時鐘20H無關(guān)旁路反SINC函數(shù)濾波器“通斷整形鍵控”使能“通斷整形鍵控”內(nèi)部控制無關(guān)無關(guān)低位傳輸優(yōu)先串行輸出使能21H22H輸出整形鍵控I通道復用11:8（位15,14,13,12沒有使用）輸出整形鍵控I通道復用7:0 23H24H輸出整形鍵控Q通道復用11:8（位15,14,13,12沒有使用）輸出整形鍵控Q通道復用7:0 25H輸出整形 鍵控的斜率控制7:026H27HQ通道模數(shù)輸出11:8（位15,14,13,12沒有使用）Q通道模數(shù)輸出7:0并行輸入輸出操作 在S/P選擇引腳被拉為高電平時，并行輸入輸出模式被激活。復位管理——邏輯高電平有效，必須保證電平不小于10個系統(tǒng)時鐘周期的持續(xù)時間。信息傳輸同時產(chǎn)生在系統(tǒng)時鐘，兩種產(chǎn)生方式：（1）內(nèi)部控制在某一由用戶編程產(chǎn)生的速率（2）由用戶外部控制，I/O操作能在沒有REFCLK情況下進行，但數(shù)據(jù)從緩沖期傳輸?shù)酱鎯ζ?，沒有REFCLK是不行的。若系統(tǒng)操作在串行模式，必須連接S/P選擇引腳到GND。S/P選擇，引腳70，用于I/O模式選擇。AD9854支持8位并行I/O操作或一位SPIpatible串行I/O操作。很多應用要求很小的編程規(guī)模去裝配AD9854，就可以使用了，實現(xiàn)功能了。比較器使用于“時鐘發(fā)生器”的應用，把DDS產(chǎn)生的濾波后的正弦波形變成方波。 高速比較器——最優(yōu)化的最高速速度大于300MHZ的反復速率，低抖動，靈敏的輸入，builtin滯后，輸出最小為1皮法的電平，連接到50歐姆的負載或CMOS邏輯電平，連接到高阻抗負載。對于信號單端輸入方式， REFCLKB管腳接電源或地；對于差分輸入方式，輸入端信號可以是方波或正弦波。AD9854的系統(tǒng)時鐘可以是參考時鐘倍頻器的輸出（如果被允許的前提下），也可以是參考時鐘輸入，REFCLK可以是singleended或differented輸入，由引腳64 DIFF CLK ENABLE的設置確定。如表Ⅲ所示，在控制寄存器中1E HEX的5位數(shù)據(jù)控制倍頻器的值。差分時鐘使能這是一個可編程PLLbased參考時鐘倍頻器，其允許用戶從4倍到20倍間選擇整數(shù)倍的時鐘。網(wǎng)絡的另一端應該盡可能近地連接到引腳60，AVDD。倍頻范圍位改變鎖相環(huán)的參數(shù)來改善頻率范圍內(nèi)的最佳相位噪聲。當倍頻位設定為高電平操作時鐘從200MHZ到300MHZ（內(nèi)部系統(tǒng)時鐘速率）。AD9854的系統(tǒng)時鐘可以是參考時鐘倍頻器的輸出（如果被允許的前提下），也可以是參考時鐘輸入，REFCLK可以是singleended或differented輸入，由引腳64 DIFF CLK ENABLE的設置確定，分別是低或高電平控制。如表2所示，在控制寄存器中1E HEX的5位數(shù)據(jù)控制倍頻器的值?；鶞蕰r鐘乘法器基準時鐘乘法器是一個允許用戶編程的，內(nèi)置基于鎖相環(huán)（PLL）的可編程參考時鐘倍乘器，倍乘范圍為4倍到20倍。在數(shù)據(jù)突變傳輸情況下,該功能會有效緩解頻譜沖擊和數(shù)據(jù)突變給信號生成帶來的不利影響。例如,當AM 調(diào)整寄存器設置為200 時,衰減因子則為:200/ 4 096 。由逆sinc 函數(shù)濾波器輸出的信號將會乘上1 個衰減因子,然后再送入到D/ A 的轉(zhuǎn)換器。反SINC功能由正弦查詢表輸出的數(shù)據(jù)將直接輸入到逆sinc函數(shù)( Inverse SINC Function) 濾波器。數(shù)據(jù)以最大100MHZ的速率通過并行或串行接口送入寄存器。模數(shù)控制輸出可給外部電路提供直流控制電平，也可輸出交流信號以及控制比較器輸出方波的占空比。電壓超出這個范圍會使波形失真，甚至損壞器件。但是一般都設置為10毫安輸出，這樣可以有較好的無雜散動態(tài)比。I和Q通道輸出正弦和余弦輸出分別由I和Q 通道輸出。最后，當OSK INT位設置為高電平時，改變30腳的邏輯電平，實現(xiàn)整形鍵控，通過變成可自動完成線性功能。如果減計數(shù)值小于3，則斜率計數(shù)器無效，因此數(shù)字乘法器輸出一個固定幅度的信號。當數(shù)字乘法器的輸入值是1時，輸入信號與4095/4096相乘，產(chǎn)生一個接近滿幅的信號。在脈沖的有效期間，將會發(fā)送一個12位計數(shù)值，它連接到一個12位數(shù)字乘法器。變量是一個8位斜率計數(shù)器。圖49 通斷整形鍵控輸出從零幅到滿幅的傳輸時間由用戶通過編程設置。OSK INT設置為低電平控制開關(guān)將由原來的數(shù)字乘法器切換到12位可編程幅度寄存器，輸出的幅度在任何模式下都可以動態(tài)的變化。除了設置OSK EN 位以外，第二功能位，OSK INT必須設置為高電平。用戶必須在控制寄存器中將OSKEN位置邏輯高電平來使能數(shù)字乘法器。通斷整形鍵控這一特征允許用戶對I和Q通道輸出的信號進行時間——幅度設置。 對更新時鐘寄存器的值設置為小于5個時鐘周期會讓IO更新腳持續(xù)輸出高電平，時鐘更新功能仍然有效，但是用戶不能利用該信號來指示數(shù)據(jù)的傳輸。N的范圍是從1到(232 ? 1)的值。在20腳的內(nèi)部和外部的更新時鐘，允許用戶通過設置更新時鐘速率來同步編程信息。更新時鐘減計數(shù)器的操作是在系統(tǒng)時鐘的一半速率下進行的（最大為150MHZ），并且它是從32位二進制值開始減計數(shù)的。內(nèi)部更新模式時鐘自動產(chǎn)生，更新脈沖的時間由用戶來設置。這種模式可以讓用戶實現(xiàn)對編程信息使能的控制。為使I/O寄存器的編程對DDS操作有效必須在20腳送外部時鐘信號（由低