【正文】 59 參考 表 25：術(shù)語 II. 相關(guān)文件 表 26：相關(guān)文件 。在上電或復(fù)位啟動(dòng) EEPROM 儲(chǔ)存的 配置參數(shù) 被 fm1288 讀 取。C 軍工級(jí) = 40 到 85186。 圖 25： 48 引腳 LQFP 封裝圖和尺寸 56 8. 訂貨信息 表 23：可用 封裝 和溫度等級(jí) 注： 商業(yè)級(jí) = 0 到 70186。 （ 2）本獨(dú)立電壓源的設(shè)計(jì)以適應(yīng)數(shù)字 I/O 接口電壓水平；它可以是 ， 或 ，根據(jù)接口的邏輯電平 55 7. 封裝 尺寸（ LQFP） 注：包標(biāo)記的第三行包含日期代碼。 （ 3） 參考圖 10 至圖 18 的 PCM 和 IIS定時(shí)參數(shù) （ 4） 主模式，支持高達(dá) 400kHz，從模式?jīng)]有限制，取決于主機(jī)系統(tǒng)的能力 。需要如果 MCL小于 提高定時(shí)。指的是 fm1288 調(diào)諧設(shè)置 ADC PGA 增益細(xì)節(jié)指南。所有輸入引腳變?yōu)楦咦杩沟碾娫茨Ｊ健?C， SR 為 16kHz fm1288 在正常工作條件下，除非另有說明 47 交流特性 表 17：交流特性 注： VDDC = ， vdd_d = ， vdd_a = ， 25176。 表 13：通過 SHI 訪問實(shí)例 45 4. 電氣和時(shí)序規(guī)范 請(qǐng)注意，本節(jié)中的所有數(shù)據(jù)都是在室溫條件下，在正常工作條件下測量。 表 11：訪問通過 UART 的例子 44 通過 SHI 訪問 個(gè)例子通過施 下面的表格提供了 fm1288 通過 SHI 接口 更新的參數(shù) 的 幾個(gè)例子。 通過 UART 訪問 的 例 子 下面的表格提供了一個(gè)更新的參數(shù) fm1288 通過 UART 接口的幾個(gè)例子。允許沒有部分命令輸入。 Reg_read 將寄存器的內(nèi)容 通過 UART 接口輸出 到 引腳 TXD。 有兩種接入方式： Mem_read 和 reg_read。兩同步字節(jié)的“ FC”和“ F3”是每個(gè)命令輸入之前 必 需。 UART 異步雙向串行接口和協(xié)議是由一個(gè)起始位，字符的比特?cái)?shù)，奇偶校驗(yàn)位和停止位?；谠谶@一節(jié)中提供的細(xì)節(jié)，組織的 EEPROM 的一個(gè)例子是： 42 通過 實(shí)例訪問 EEPROM 下面的表格提供了一個(gè)更新的參數(shù) fm1288 通過 EEPROM 接口的幾個(gè)例子。 圖 21：命令輸入數(shù)據(jù)模 式 下面的表顯示了每個(gè)條目所需的可用命令項(xiàng)和相關(guān)聯(lián)的字節(jié)數(shù)。 這些接口也可以用來執(zhí)行電源和復(fù)位系統(tǒng)參數(shù)的初始化時(shí)，他們被連接到一個(gè)主機(jī)處理器。為了 訪問 fm1288 寄存器，設(shè)計(jì)者必須使用預(yù)定義的命令 進(jìn)入 模式。 在運(yùn)行時(shí)該模 式可以由硬件 TEST2 pin 切換和關(guān)閉。它繞過內(nèi)部 ADC 和 DAC， DSP。 39 旁路模式（引腳 14） fm1288 支持旁路通信模式所主張的 test2 引腳高。有關(guān)水晶規(guī)格的更多信息，請(qǐng)參閱附錄一。 然而，如果 UART 接口是上電后立即使用， 那么 能 與常用的 9600 整數(shù)倍 的 UART 波特率 通訊 ， fm128 的 時(shí)鐘 /晶體頻率必須是 整數(shù)倍 。 系統(tǒng)時(shí)鐘輸入和產(chǎn)生（引腳 27， 28） fm1288 接受廣泛的外部時(shí)鐘源，這個(gè)外部時(shí)鐘可以從輸入 3MHZ 到 32 MHz以 1 MHZ 的 增量遞增，或從 到 以 的 增量 遞增 。最大容量可編程（見 fm1288 參數(shù)調(diào)優(yōu)指南）。 de 活性低狀態(tài)的最小長度為100ms）。這些輸入信號(hào)電平觸發(fā)和 高電平有效 。另外，在上行靜音控制可通過引腳 21 輸入信號(hào)直接控制。用戶可以 這樣 ： 捆綁這個(gè)引腳信號(hào)， 用 一個(gè)發(fā)光二極管提供指示。 表 8：帶選擇引腳選擇操作模式 靜音控制和指示（引腳 20， 21） 上下行語音信號(hào)的揚(yáng)聲器輸出靜音控制只能通過 UART或 SHI發(fā)出控制命令。如果引腳懸空，狀態(tài)將是未知的 。 圖 19：狀態(tài)轉(zhuǎn)換圖 37 電 STAP 選項(xiàng)（引腳 17） 帶選項(xiàng)被 用來確定芯片所需的操作。 設(shè)計(jì)的目的 丌是為了 節(jié)能，因此建議使用 PWD 省電功能。為了使芯片退出掉電模式的正確，該芯片將需要 13ms 房屋的清潔工作，才可以 進(jìn)行 新的一輪參數(shù)下載，或恢復(fù) 到運(yùn)行 模式。 掉電模式后，可以移動(dòng)到任何軟件復(fù)位模式或操作模式（根據(jù)不同的pwrdwn_set 參數(shù)，設(shè)置 0x22f1）。在斷電模式下，片上電源開關(guān)關(guān)閉，以減少泄漏。這樣操作后，可以進(jìn)入省電模式，如果 pwd_引腳被拉低。 運(yùn)行模式 在這種模式下，軟件將根據(jù)參數(shù)配置設(shè)置硬件內(nèi)部寄存器，然后按 70 毫秒的初始化。該芯片存在這種模式和軟件復(fù)位模式時(shí)，在 0x22fb參數(shù)值成為 0后進(jìn)入運(yùn)行模式（參數(shù)配置完成時(shí)由 fm1288 DSP 處理器芯片）。注意， rst_引腳不應(yīng)作為電源關(guān)閉功能。在這種模式下，芯片樣品帶選項(xiàng)，調(diào)整時(shí)鐘源，并等待外部時(shí)鐘（ xtal_in 或 BCLK）和內(nèi)部 PLL 穩(wěn)定。” 圖 18：數(shù)字 模擬轉(zhuǎn)換器框圖 表 7： DAC line_out 和 spk_out PGA 控制 35 操作模式 在不同的條件下，該 fm1288 工作在以下 4種模式之一。模擬增益級(jí)具有可編程增益調(diào)整（ PGA）選擇價(jià)值 0 到 15，在表 7 中 有 相關(guān)的 DAC 的增益設(shè)置 的 總結(jié)。處理后的回 聲 和無噪聲的語音信號(hào) 經(jīng) line_out DAC 輸出 ，而 spk_out是到達(dá)遠(yuǎn)端語音信號(hào) 連接 近端揚(yáng)聲器?！? 圖 17：模擬數(shù)字轉(zhuǎn)換器框圖 表 6： ADC mic_in 和 line_in PGA 控制 34 DAC（ 引腳 1， 3， 47， 48） fm1288 包括兩個(gè)數(shù)字模擬轉(zhuǎn)換器（ DAC）。模擬增益級(jí)具有可編程增益調(diào)整（ PGA）選擇價(jià) 值 0到 15，在表 6中 ADC 的增益設(shè)置相關(guān)的總結(jié)。 MIC0_IN ADC和 MIC1_IN ADC是主麥克風(fēng)和麥克風(fēng)分別輸入，和 LINE_IN ADC是線路電平輸入。 下面的圖表說明在周期延遲 IIS 時(shí)序的不同類型，邊鎖和 LRCK 為高通道 圖 9： IIS 的下降沿鎖存， LRCK 高左聲道， 1 個(gè)周期的延遲 29 圖 10： IIS 的下降沿鎖存， LRCK 高左聲道， 0 個(gè)周期的延遲 圖 11： IIS 的下降沿鎖存， LRCK 高為右聲道， 1 個(gè)周期的延遲 30 圖 12： IIS 的下降沿鎖存， LRCK 高為右聲道， 0 個(gè)周期的延遲 圖 13： IIS 的上升沿鎖存， LRCK 高左聲道， 1 個(gè)周期的延遲 31 圖 14： IIS 的上升沿鎖存， LRCK 高左聲道， 0 個(gè)周期的延遲 圖 15： IIS 的上升沿鎖存， LRCK 高為右聲道， 1 個(gè)周期的延遲 32 圖 16： IIS 的 上升沿鎖存， LRCK 高為右聲道， 0 個(gè)周期的延遲 33 ADC（引腳 39， 40， 41， 42， 43， 44） fm1288 包括三個(gè)模數(shù)轉(zhuǎn)換器（ ADC）。 27 28 IIS 接口 當(dāng)配置為 IIS 接口，主從模式，延遲和比特寬度， rxdp 閂，和 LRCK 映射到左或右的通道都是根據(jù)系統(tǒng)使用適當(dāng)配置。在 8kHz、 16kHz fsync 率運(yùn)行，根據(jù)語音數(shù)據(jù)采樣率。 表 5：數(shù)字語音數(shù)據(jù)接口（引腳 8， 9， 10， 11） PCM 接口主從 PCM 串行端口提供了一個(gè)接口的數(shù)字語音數(shù)據(jù)傳輸主 機(jī)處理器。數(shù)字語音數(shù)據(jù)接口由四個(gè)引腳，這些引腳復(fù)用作為 PCM串行接口或 IIS 串行接口。下面的數(shù)字和表格總結(jié)了施命令序列的細(xì)節(jié) 。 表 1：史開始和停止數(shù)據(jù)轉(zhuǎn)換 在數(shù)據(jù)傳輸幀中，允許多個(gè)命令序列，并沒有限制每個(gè)幀的最大字節(jié)數(shù)。如果主設(shè)備產(chǎn)生終止條件終止傳輸，數(shù)據(jù)傳輸可以被中止。如果作為一個(gè)接收器的操作， 它將返回一個(gè)應(yīng)答位在每一個(gè)字節(jié)傳輸成功 后 ，否則，它將返回一個(gè)無應(yīng)答信號(hào)。 SHI 數(shù)據(jù)線（引腳 24）的標(biāo)準(zhǔn)字節(jié)格式必須是每個(gè)字節(jié) 8位。 根據(jù) 主機(jī) 的指示， SHI 可以作為一個(gè)發(fā)射器（寫入數(shù)據(jù)）或一個(gè)接收器（讀取數(shù)據(jù)）。主機(jī)上的主機(jī)處理器控制 SCL 時(shí)鐘，數(shù)據(jù)傳輸?shù)拈_始位和停止位，并 進(jìn)行 從設(shè)備尋址。 在 SHI 中 ， fm1288 與 處理器 通訊 通過雙向串行數(shù)據(jù)線（ SDA）和串行時(shí)鐘線（ SCL）。 圖 5：串口命令協(xié)議例 子 圖 6：異步數(shù)據(jù)傳輸（ TX 和 RX） 24 IIC 兼容串行接口 SHI（引腳 23， 24） fm1288 實(shí)現(xiàn)串行主機(jī)接口（ SHI）是一種 fm1288 IIC 兼容的串行接口和外部處理器之間。UART 需要兩個(gè)字節(jié)的“ FC”和“ F3”與每個(gè)傳輸同步。 上電即用 UART 接口，提供給 fm1288 的 時(shí)鐘 /晶體頻率必須 是 兆赫整數(shù)倍的 UART 波特率 為了