【正文】 。2．5 所示。用增加的地址線 A13 控制片選使能 CE 便可實現(xiàn)字擴展，兩片相同地址的sRAM 可構成 16 位數(shù)據(jù)線。因此還需 2 片 8K8 位的 芯片通過同樣的位擴展，構成8K16 位的存儲系統(tǒng)，再與另一個8K16 位存儲系統(tǒng)進行 字擴展，從而實現(xiàn) 16K16 位的存儲器系統(tǒng)，此時還需增加 1 根地址線。 用 2 片 8K8 位的芯片，通過位擴展構成 8K16 位系統(tǒng)，此時需要增加 8 根數(shù)據(jù)線。7．2．5 試用一個具有片選使能 CE、輸出使能 OE、讀寫控制 WE、容量為 8 K8 位的 sRAM 芯片，設計一個 16K16 位的存儲器系統(tǒng)，試畫出其邏輯圖。 設存儲器的起始地址為全0，試指出下列存儲系統(tǒng)的最高地址為多少？（1）2K1 （2）16K4 （3）256K32解：因為存儲系統(tǒng)的最高地址＝字數(shù)十起始地址一1，所以它們的十六進制地址是：（1） 7FFH （2） 3FFFH （3） 3FFFFH ＇7，2．4 一個有 1M1 位的 DRAM，采用地址分時送人的方法，芯片應具有幾條地址線？ 解：由于 1M=210210，即行和列共需 20 根地址線。（3）1M 個存儲單元，18 根地址線，1 根數(shù)據(jù)線。即亢〓16，所以地址 線為 16 根；數(shù)據(jù)線根數(shù)等于位數(shù)，此處為1 根。第七章 習題答案 指出下列存儲系統(tǒng)各具有多少個存儲單元，至少需要幾根地址線和數(shù)據(jù)線。其電路如圖題解6。這樣，在第23 個計數(shù)脈沖作用后，電路輸出狀態(tài)為11111111，使進 位信號 TC＝1，將并行置數(shù)使能端置零。其電路如圖題解 6．5． 19（a ）所示。用“反饋 清零法”或“反饋置數(shù)法”跳過 256－24＝232 個多余狀態(tài)。 解：因為 M=24，有 16＜M＜256，所以要用兩片 74HCT161。因此，該計數(shù)器的 模 M=255－82＝174，即一百七十四進制計數(shù)器。而用“反饋置數(shù)法”構 成的圖題 6．5。161 為異步清零，同步置數(shù)。所設計的電路如圖題解 6。解：由設計要求可知，74HCT161 在計數(shù)過程中要跳過 0000～1000 九個狀態(tài)而保留 1001～ 1111七個狀態(tài)。當計數(shù)器進入無效狀態(tài)110 時，在 CP 脈沖作用下，電路的狀態(tài)將按 110→111－→000 變化，計數(shù)器能夠自啟動。因是同步計數(shù)器，故各觸發(fā)器的CP 端接同一時 鐘脈沖源。1 可知，該電路能按固定的時序輸出低電平脈沖，是一個四相時序脈沖產(chǎn)生 電路。其移位 情況如圖題解 6，5，1 所示。＝0 ，經(jīng)兩級與 非門后，使 S1=0，這時有 S1S0＝01，寄存器開始執(zhí)行右移操作。＝Sl＝1，移位寄存器 74HC194 執(zhí)行并 行輸人功能，Q3Q2Q1Q0＝D3D2D1D0＝1110。如圖(c) 試畫出圖題⒍⒌1 所示電路的輸出(Q3—Q0)波形，分析電路的邏輯功能。 （5）檢查電路是否能自啟動。4（a ）所示。（2）畫出激勵信號和輸出信號的卡諾圖。3．4 所示。4 （b）以卡諾圖方式表達出所要求的狀態(tài)編碼方案，即 S0＝00，Si＝01， S2＝10，S3 為無效狀態(tài)。（2）求激勵方程組和輸出方程由表題解 6．3．1 畫出各觸發(fā)器 J、K 端和電路輸出端 y 的卡諾圖，如圖題解 6．3．1（a ） 所示。3．1 所示的狀態(tài)表和 JK 觸發(fā)器的激勵表，可列出狀態(tài)轉換真值表和對各觸發(fā)器 的激勵信號，如表題解6．3。 用 JK 觸發(fā)器設計一個同步時序電路，狀態(tài)表如下解：所要設計的電路有4 個狀態(tài)，需要用兩個 JK 觸發(fā)器實現(xiàn)。解：激勵方程狀態(tài)方程輸出方程根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解 6，2，5 所示，狀態(tài)圖如圖題解 6。2． 4 所示。4 所示電路，寫出它的激勵方程組、狀態(tài)方程組和輸出方程，畫出狀 態(tài)表和狀態(tài)圖。設電路的初始狀態(tài) 為 0，試畫出在圖題 6．2．1（b）所示波形作用下，Q 和 z 的波形圖。 試分析圖題 6。6（a ） 所示。解：根據(jù)表題 6。第六章 習題答案 已知某時序電路的狀態(tài)表如表題 6．1，6 所示，輸人為 A，試畫出它的狀態(tài)圖。同理，可分析其他情況，如表題解 4 ．4 ．31 所示。當 MN＝00 時，加法器 74HC283 的輸人端 B3B2B1B0＝ 0000，則加法器的輸出為 S＝I。4．31 所示，M 和 N 為控制端，試分析該電路的功能。解：測試電路如圖題解 4．4．26 所示，當輸人的 08421BCD 碼小于 1010 時，F(xiàn)A＜B 輸出為 1，否則 0 為 0。輸入輸出ABCL0000L=C00110101__CL =0110100001010110111111 應用 74HC151 實現(xiàn)如下邏輯函數(shù)。從表中可以看出輸出 L 與變量 C 之間的關系，當 AB=00 時，L＝C，因此數(shù)據(jù)端 I 0 接 C；當 AB=01__ __時，L=C , I 1 接C ；當 AB 為 10 和 11 時，L 分別為 0 和 1 ，數(shù)據(jù)輸入端 I 2 和 I 3 分 別接 0 和 1。根據(jù)表達式列出真值表如下。當 LE 由 0 跳變 1 時，數(shù)字 4 被鎖 存，所以持續(xù)顯示 4。14（a）所示譯碼器能正常工作。由于 74HC138 是低電平有效輸出，所以將最小項變換為反函數(shù)的形式L =在譯碼器的輸出端加一個與非門，實現(xiàn)給定的組合函數(shù)。要求按鍵 9 的優(yōu)先級別最高，并且有工作狀態(tài)標志，以說明沒有按鍵按下和 按鍵 0 按下兩種情況。L 為 1 時表示同意判罰，為 0 時表示不同意。試用 2 輸入與非門設計該表決電路。由卡諾圖化簡 得到最簡與或式，然后根據(jù)要求對表達式進行變換，畫出邏輯圖1） 設入變量為 輸出變量為 L，根據(jù)題意列真值表ABCL000000100100011110011011110111112） 由卡諾圖化簡，經(jīng)過變換得到邏輯表達式=BCAL+= *3） 用 2 輸入與非門實現(xiàn)上述邏輯表達式4．2．7 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當輸入的二進制碼小于 3 時， 輸出為 0；輸入大于等于 3 時，輸出為 1。當 信號相同時，輸出為1，不同時，輸出為 0，得到輸出波形。若VCC =5V,當 LED 發(fā)亮時,電路的輸出為低電平,選出集成門電路的型號,并畫出電路圖.解: 設驅動電路如圖題解 所示 , 選用 74LSO4 作為驅動器件 , 它的輸出低電平電流I OL(max) =8mA, VOL (max) =,電路中的限流電阻OLVVVF?CC ?(max) ?2(.?5)vR==≈ 444ΩI D第四章 組合邏輯 習題解答4．1．2 組合邏輯電路及輸入波形（）如圖題 所示，試寫出輸出端的邏輯表達式 并畫出輸出波形。從主教材附錄 A 查得 74LS03 的參數(shù)為：VOH (min) =