電子技術(shù)基礎(chǔ)第五版答案康華光(參考版)
2025-06-30 16:02本頁面
【正文】 其中（0）和（1）、（2）和（3）分別構(gòu)成兩個(gè)8K16位存儲(chǔ)系統(tǒng)；非門將A13反相，并將A13和/A13分別連接到兩組8K16的片選使能端CE上，實(shí)現(xiàn)字?jǐn)U展。其邏輯圖如圖題解7。系統(tǒng)共需要4片8K8位的SRAM芯片。要將8K16位擴(kuò)展成16K16位的存儲(chǔ)器系統(tǒng)，還必須進(jìn)行字?jǐn)U展。解：采用8K8位的sRAM構(gòu)成16K16位的存儲(chǔ)器系統(tǒng)，必須同時(shí)進(jìn)行字?jǐn)U展和位擴(kuò)展。所以，采用地址分時(shí)送人的方法，芯片應(yīng)具有10根地址線。 ！ ＿（4）lM個(gè)存儲(chǔ)單元，17根地址線，8根數(shù)據(jù)線。同理得：（2）1M個(gè)存儲(chǔ)單元，18根地址線，4根數(shù)據(jù)線。（1）64K1 （2）256K4 （3）lM1 （4）128K8解：求解本題時(shí)，只要弄清以下幾個(gè)關(guān)系就能很容易得到結(jié)果：存儲(chǔ)單元數(shù)=字?jǐn)?shù)位數(shù)地址線根數(shù)（地址碼的位數(shù)）n與字?jǐn)?shù)N的關(guān)系為：N=2n數(shù)據(jù)線根數(shù)＝位數(shù)（1）存儲(chǔ)單元〓64K1〓64K（注：lK＝1024）；因?yàn)椋?4K〓2’。5．19（b）所示。在第24個(gè)計(jì)數(shù)脈沖作用后，將11101000狀態(tài)置人計(jì)數(shù)器，并從此狀態(tài)開始重新計(jì)數(shù)。反饋置數(shù)法：利用74HCT161的“同步預(yù)置”功能，在兩片74HCT161的數(shù)據(jù)輸入端上從高位到低位分別加上11101000（對應(yīng)的十進(jìn)制數(shù)是232），并將高位芯片的進(jìn)位信號經(jīng)反相器接至并行置數(shù)使能端。反饋清零法：利用74HCT161的“異步清零”功能，在第24個(gè)計(jì)數(shù)脈沖作用后，電路的輸出狀態(tài)為00011000時(shí)，將低位芯片的Q3及高位芯片的Q0信號經(jīng)與非門產(chǎn)生清零信號，輸出到兩芯片的異步清零端，使計(jì)數(shù)器從00000000狀態(tài)開始重新計(jì)數(shù)。將兩芯片的CP端直接與計(jì)數(shù)脈沖相連，構(gòu)成同步電路，并將低位芯片的進(jìn)位信號連到高位芯片的計(jì)數(shù)使能端。 試用74HCT161構(gòu)成同步二十四一制計(jì)數(shù)器，要求采用兩種不同得方法。18所示電路中，數(shù)據(jù)輸人端所加的數(shù)據(jù)01010010，它所對應(yīng)的十進(jìn)制數(shù)是82，說明該電路在置數(shù)以后從01010010態(tài)開始計(jì)數(shù)，跳過了82個(gè)狀態(tài)。 試分析電路，說明電路是幾進(jìn)制計(jì)數(shù)器解：兩片74HCT161級聯(lián)后，最多可能有162＝256個(gè)不同的狀態(tài)。5．15所示。因此，可用“反饋量數(shù)法”實(shí)現(xiàn)：令74HCT161的數(shù)據(jù)輸人端D3D2D1D0＝1001，并將進(jìn)位信號TC經(jīng)反相器反相后加至并行置數(shù)使能端上。 試用74HCT161設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù)1001～1111。（1）列出該計(jì)數(shù)器的狀態(tài)表和激勵(lì)表，‘ (2) 用卡諾圖化簡，得激勵(lì)方程（3）畫出電路 用JK觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加1計(jì)數(shù)器解：需要3個(gè)觸發(fā)器 （1）狀態(tài)表，激勵(lì)表（2）用卡諾圖化簡得激勵(lì)方程（3）畫出電路圖（4）檢查自啟動(dòng)能力。 試用上升沿觸發(fā)的D觸發(fā)器及門電路組成3位同步二進(jìn)制加1計(jì)數(shù)器；畫出邏輯圖解：3位二進(jìn)制計(jì)數(shù)器需要用3個(gè)觸發(fā)器。由圖題解6．5。在移位過程中，因?yàn)镼3Q0中總有一個(gè)為0，因而能夠維持S1S0=01狀態(tài)，使右移操作持續(xù)進(jìn)行下去。啟動(dòng)信號撤消后，由于Q。解：74HC194功能由S1S0控制00 保持， 01右移 10 左移 11 并行輸入當(dāng)啟動(dòng)信號端輸人一低電平時(shí)，使S1=1，這時(shí)有S。由D觸發(fā)器的特性方程Q＾←l＝D，可得圖題解6．3，4（b）所示電路的狀態(tài)方程組為代入無效狀態(tài)11，可得次態(tài)為00，輸出Y=1。 ｜（3）由卡諾圖得激勵(lì)方程 輸出方程Y=AQ1（4）根據(jù)激勵(lì)方程組和輸出方程畫出邏輯電路圖，如圖題解6．3．4（b）所示。根據(jù)D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表直接畫出2個(gè)卡諾圖，如圖題解6．3。無效狀態(tài)的次態(tài)可用無關(guān)項(xiàng)表示。電路需要兩個(gè)下降沿觸發(fā)的D觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出為0，輸人信號為A，輸出信號為Y（1）由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。從而，得到化簡的激勵(lì)方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵(lì)方程話電路 試用下降沿出發(fā)的D觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，（a）, S0S1S2的編（a）解：圖題6．3。1所示。（1）列狀態(tài)轉(zhuǎn)換真值表和激勵(lì)表由表題6。2．5所示。 分析圖題6．2．5所示同步時(shí)序電路，寫出各觸發(fā)器的激勵(lì)方程、電路的狀態(tài)方程組和輸出方程，畫出狀態(tài)表和狀態(tài)圖。解：激勵(lì)方程狀態(tài)方程 輸出方程Z=AQ1Q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表，如表題解6．2．4所示，狀態(tài)圖如圖題解6。 解：狀態(tài)方程和輸出方程： 分析圖題6．2。2．1（a）所示時(shí)序電路，畫出其狀態(tài)表和狀態(tài)圖。當(dāng)從初態(tài)b開始，依次輸人0、0、1信號時(shí)，該時(shí)序電路將按圖題解6，1．6（b）所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為0、0、0、1。1．6所示的狀態(tài)表，可直接畫出與其對應(yīng)的狀態(tài)圖，如圖題解6．1。如果電路的初始狀態(tài)在b，輸人信號A依次是0、0、1，試求其相應(yīng)的輸出。該電路為可控制的加法電路。當(dāng)MN＝01時(shí)，輸入端B3B2B1B0＝0010，加法器的輸出S＝I＋2。解：分析圖題4．4，31所示電路，根據(jù)MN的不同取值，確定加法器74HC283的輸入端B3B2B1B0的值。 14．4．31 由4位數(shù)加法器74HC283構(gòu)成的邏輯電路如圖題4。解：++=++=D1=D4=D5=1,其他=02. 4，4．26 試用數(shù)值比較器74HC85設(shè)計(jì)一個(gè)8421BCD碼有效性測試電路，當(dāng)輸人為8421BCD碼時(shí)，輸出為1，否則為0。由此可得邏輯函數(shù)產(chǎn)生器。將變量A、B分別接入地址選擇輸入端、變量C接入輸入端。
法律信息相關(guān)推薦
鄂ICP備17016276號-1