【正文】 13. 對于N位同步二進(jìn)制計(jì)數(shù)器，Q3端的分頻系數(shù)是 ，進(jìn)位輸出端的分頻系數(shù)是 。11. 利用觸發(fā)器設(shè)計(jì)同步70進(jìn)制加法計(jì)數(shù)器，需要 個(gè)觸發(fā)器，其中無效狀態(tài)有 種。，最大計(jì)數(shù)容量為 ，計(jì)數(shù)器作 計(jì)數(shù)，右移輸出為 9. 利用觸發(fā)器設(shè)計(jì)同步30進(jìn)制加法計(jì)數(shù)器，需要 個(gè)觸發(fā)器，其中無效狀態(tài)有 種。2. 組合電路與時(shí)序電路的主要區(qū)別： 第六章: 時(shí)序電路和 時(shí)序電路。11. 函數(shù)Y＝AB＋BC的最小項(xiàng)表達(dá)式為 。9. 邏輯代數(shù)的基本運(yùn)算有 、 和 三種。8. 使（AB+C）’等于1的變量組合有 種，使(A⊙B)197。C等于1的變量組合有 種。6. 使（A+B+C）’等于1的變量組合有 種，使(A197。6. = B, = B= D。 A. 采樣 B. 量化 C. 保持 D. 編碼10. 一個(gè)無符號8位數(shù)字量輸入的DAC，其分辨率為（ ）。A. 6 B. 7 D. 95. DAC是指( ) 6. ADC是指（ ） 7. AD轉(zhuǎn)換器的性能指標(biāo)中不包括（ ） 8. 4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有（ ）種。A. 并聯(lián)比較型 B. 逐次漸近型 C. 雙積分型 D. 計(jì)數(shù)型、D/A轉(zhuǎn)換器中，衡量轉(zhuǎn)換器的轉(zhuǎn)換精度常用的參數(shù)是( ) ( )位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。 A. 555 B. 556 C. 7555 D. 755610. CMOS雙定時(shí)器型號的最后幾位數(shù)字為（ ）。 A. PROM的與門陣列和或門陣列 B. PAL的與門陣列C. PAL的與門陣列和或門陣列 D. PROM的與門陣列10. 下列哪種不屬于高密度PLD？（ ） A. EPLD B. CPLD C. GAL D. FPGA第十章:( ) ，其回差電壓為( ) A． B. C. D. =tw1+tw2，其中tw1為正脈沖寬度，tw2為負(fù)脈沖寬度，則占空比應(yīng)為( ) 4. 555定時(shí)器構(gòu)成多諧振蕩器時(shí)，若，則電路的振蕩周期為（ ）A. B. C. D. 5. 電路如圖所示，這是由555定時(shí)器構(gòu)成的（ ） 6. 以下關(guān)于單穩(wěn)態(tài)觸發(fā)器特點(diǎn)描述錯(cuò)誤的是（ ） ，一段時(shí)間后返回穩(wěn)態(tài) 7. 施密特觸發(fā)器的應(yīng)用中不包括（ ） 8. 石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（ ）。 A. PROM B. PAL C. PLA D. GAL( ) (OLMC) 3. PAL是一種( )的可編程邏輯器件A．與陣列可編程、或陣列固定 B．與陣列固定、或陣列可編程C．與、或陣列固定 D．與、或陣列都可編程( )的可編程邏輯器件A．與陣列可編程、或陣列固定 B．與陣列固定、或陣列可編程C．與、或陣列固定 D．與、或陣列都可編程( 1 )編程，或陣列( 2 )編程。 A. 4 B. 8 C. 16 D. 1811. 一個(gè)容量為5121的靜態(tài)RAM具有（ ）。8位，則地址代碼應(yīng)?。? ）位 6. 只讀存儲器ROM是指（ ） 7. RAM是指（ ） 8. 動(dòng)態(tài)存儲器的優(yōu)點(diǎn)是（ ） 9. 要構(gòu)成容量為4K8的RAM，需要（ ）片容量為2568的RAM。A. 10 B. 6 C. 7 D. 829. 4位移位寄存器，串行輸入時(shí)經(jīng)（ ）個(gè)脈沖后，4位數(shù)碼全部移入寄存器中。 A. 8 B. 10 C. 12 D. 1627. 一位8421BCD碼計(jì)數(shù)器至少需要（ ）個(gè)觸發(fā)器。 C輸入和系統(tǒng)狀態(tài)25. 某計(jì)數(shù)器的輸出波形如下圖所示，該計(jì)數(shù)器是（ ）進(jìn)制計(jì)數(shù)器。23. 以下集成電路屬于計(jì)數(shù)器的是（ ）。C. 單穩(wěn)態(tài)觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)。 A. 編碼器是時(shí)序邏輯電路。 A. 0 B. 1 C. Q D. 30. 對于T觸發(fā)器，若原態(tài)Q=1，欲使次態(tài)，應(yīng)使輸入端T=（ ）。 A. 0 B. 1 C. 2 27. 存儲8位二進(jìn)制信息需要（ ）個(gè)觸發(fā)器。 A. D=Q B. D= C. D=T24. 為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，應(yīng)使（ ）。 觸發(fā)器：（ ） 16. 按邏輯功能來分，觸發(fā)器可分為（ ）A. TTL、CMOS兩類 B. 電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三類 C. SR、JK、D、T 五類17. 按制造工藝來分，觸發(fā)器可分為（ ）A. TTL、CMOS兩類 B. 電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三類 C. SR、JK、D、T 五類 18. 按觸發(fā)方式來分，觸發(fā)器可分為（ ）A. TTL、CMOS兩類 B. 電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三類 C. SR、JK、D、T 五類 19. JK觸發(fā)器的特性方程是（ ）。若存儲一字節(jié)二進(jìn)制信息，需要（ ）個(gè)觸發(fā)器。A. “電路工作，但無編碼輸入” B. “電路工作，而且有編碼輸入”第五章:，在T=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器( )A．保持原態(tài) ，應(yīng)使（ ）=D,K= =D,J= =K=D =K=，應(yīng)使（ ）=T,K= =T,J= =K=T =K=，輸出Q不定的是（ ） A．基本RS觸發(fā)器 B．T觸發(fā)器 C．主從JK觸發(fā)器 D．D觸發(fā)器，應(yīng)使輸入D=( ) D.( )時(shí)主從RS觸發(fā)器的主觸發(fā)器接收輸入信號。A. B. C. D. 40. 一個(gè)4選1數(shù)據(jù)選擇器的地址端有（ ）個(gè)。A. B. C. D. 38. 兩個(gè)1位二進(jìn)制數(shù)A和B相比較，可以用（ ）作為A B的輸出信號Y（AB）。 A. 8 B. 1 C. 3 D. 236. 用7448可以直接驅(qū)動(dòng)（ ）的半導(dǎo)體數(shù)碼管。34. 對于3位二進(jìn)制譯碼器，其相應(yīng)的輸出端共有（ ）個(gè)。B. 74HC138的輸出以低電平作為有效信號。 A. 觸發(fā)器 B. 門電路 C. 門電路和觸發(fā)器33. 下列說法錯(cuò)誤的是（ ）。當(dāng)使能輸入 ， ,時(shí)，輸出 應(yīng)為（ ） ’=0執(zhí)行的功能是（ ） ，不是組合邏輯電路的有（ ） 21. 能起到多路開關(guān)作用的是（ ） 22. 能實(shí)現(xiàn)對一系列高低電平編成對應(yīng)的二值代碼的器件是（ ） 23. 能實(shí)現(xiàn)將輸入的二進(jìn)制代碼轉(zhuǎn)換成對應(yīng)的高低電平輸出信號的是（ ） 24. 顯示譯碼器7448滅零輸入腳RBI’=0執(zhí)行的功能是（ ） 25. 顯示譯碼器7448滅燈輸入/滅零輸出腳BI’/RBO’做輸出時(shí)低電平表示的含義是（ ） 26. 以下器件不可用來設(shè)計(jì)組合邏輯函數(shù)的是（ ） 27. 用38譯碼器設(shè)計(jì)的組合邏輯函數(shù)變量最大數(shù)為（ ） 28. 用8選1數(shù)據(jù)選擇器可設(shè)計(jì)的組合邏輯函數(shù)變量最大數(shù)為（ ） 29. 用4片74148可擴(kuò)展成的編碼器是（ ） 30. 用4片74138可擴(kuò)展成的譯碼器是（ ） 31. 編碼電路和譯碼電路中，（ ）電路的輸出是二進(jìn)制代碼。A. 416 B. 510 C. 816 ，當(dāng)輸入A2A1A0=001時(shí)，輸出=( ) ，其相應(yīng)的輸出端共有( ) B. 16個(gè) C. 8個(gè) D. 10個(gè)，當(dāng)輸入A2A1A0=110時(shí)，輸出=( ) （ ）條數(shù)據(jù)輸入