電子科大vhdlppt課件(參考版)
2025-01-22 23:17本頁面
【正文】 。因此利用 FPGA進行設計需要在一定程度上考慮布局布線的優(yōu)化問題。 由于 SRAM單元的電容通常比 CPLD邏輯陣列的連線電容大，通常 FPGA的速度可能會比 CPLD低一些。 FPGA設計特點 組合邏輯通常采用 4輸入查找表（ LUT）實現(xiàn)；查找表實際上是一個具有 16個存儲單元的靜態(tài)存儲器陣列，每個存儲器存儲對應邏輯真值表輸出的一個值，電路輸入 /輸出關(guān)系實際上是采用最小項和（標準和）形式表達的，因此在利用 FPGA進行設計時，應著重考慮如何將系統(tǒng)分割為 4輸入邏輯。 現(xiàn)場可編程門陣列： FPGA 基于查找表的可編程邏輯塊構(gòu)成 FPGA設計特點 每個 LAB都相當于一個可編程的 MSI模塊，通常由一個查找表（ LUT）和一組可編程輸出控制邏輯構(gòu)成（包含一個觸發(fā)器）。 CPLD設計特點 CPLD的乘積項編程可以容納較多的輸入，組合邏輯的功能比較強，可以直接設計較大規(guī)模的組合功能模塊； 但由于每個宏單元只有一個觸發(fā)器，時序的功能相對較弱，應從設計途徑上盡量減少觸發(fā)器的使用量。每根連接線的電容及延遲是固定的。 CPLD編程的工藝實現(xiàn)主要采用 EPROM技術(shù)。 門陣列上的邏輯單元 利用門陣列設計的加法器 (局部） 基于可編程邏輯器件的設計 利用
教學課件相關(guān)推薦
鄂ICP備17016276號-1