電子科大vhdlppt課件-資料下載頁
2025-01-19 23:17本頁面
【正文】 的可編程邏輯塊構(gòu)成 FPGA設(shè)計特點 每個 LAB都相當(dāng)于一個可編程的 MSI模塊，通常由一個查找表（ LUT）和一組可編程輸出控制邏輯構(gòu)成（包含一個觸發(fā)器）。 1片 CPLD含有的 LAB最多幾十個，而一片 FPGA可以含有幾十萬個 LAB，具有更大的靈活性和更強的功能。 FPGA設(shè)計特點 組合邏輯通常采用 4輸入查找表（ LUT）實現(xiàn)；查找表實際上是一個具有 16個存儲單元的靜態(tài)存儲器陣列，每個存儲器存儲對應(yīng)邏輯真值表輸出的一個值，電路輸入 /輸出關(guān)系實際上是采用最小項和（標(biāo)準(zhǔn)和）形式表達的，因此在利用 FPGA進行設(shè)計時，應(yīng)著重考慮如何將系統(tǒng)分割為 4輸入邏輯。 FPGA設(shè)計特點 FPGA采用 SRAM進行邏輯編程，數(shù)據(jù)需要保存，通常與 FLASH配合使用。 由于 SRAM單元的電容通常比 CPLD邏輯陣列的連線電容大，通常 FPGA的速度可能會比 CPLD低一些。 FPGA設(shè)計特點 在 LAB以外的連線區(qū)， FPGA通常設(shè)置了不同長度的布線，利用這些布線，可以取得不同的電路速度。因此利用 FPGA進行設(shè)計需要在一定程度上考慮布局布線的優(yōu)化問題。將系統(tǒng)合理地分割為功能塊，在塊內(nèi)采用短線連接（快速通道），減少塊間的長線連接，有助于使電路具有更好的功能。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1