【正文】 對(duì)寄存器進(jìn)行初始化主要包括 :狀態(tài)寄存器 ST0、狀態(tài)。在調(diào)試軟件的過(guò)程中，如果發(fā)現(xiàn)程序運(yùn)行不正確，應(yīng)首先查看芯片各寄存器的初始化狀態(tài)設(shè)置是否正確，然后再調(diào)試用戶程序，否則就會(huì)降低調(diào)長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 28 試效率。在調(diào)用子程序或中斷服務(wù)子程序時(shí)，可以將它 們保存下來(lái)，返回時(shí)再恢復(fù)。DSP不同條件和模式下的狀態(tài)都包含 ST0和 ST1:PMST包含存儲(chǔ)器設(shè)置狀態(tài)和控制信息。 DSP5402 共有三個(gè)控制和狀態(tài)寄存器，對(duì) CPU 的控制是通過(guò) CPU狀態(tài)和控制寄存器來(lái)完成的。在 DSP進(jìn)行 數(shù)字濾波運(yùn)算前必須進(jìn)行一些初始化程序。要想提高精度，則數(shù)的表示范圍就相應(yīng)的減小，在實(shí)際的定點(diǎn)算法中，為達(dá)到最佳的性能，必須充分考慮這一點(diǎn)。相反， Q越小，數(shù)值范圍越大，但精度越低。從上表中還可以看出，不同的 Q表示的數(shù)不僅范圍不同，而且精度也不相同。 Q 表示、 S 表示及范圍 Q表示 S表示 十進(jìn)制數(shù)表示范圍 Q15 1≤ X≤ Q14 2≤ X≤ Q13 4≤ X≤ Q12 8≤ X≤ Q11 16≤ X≤ Q10 32≤ X≤ Q9 64≤ X≤ Q8 128≤ X≤ Q7 256≤ X≤ Q6 512≤ X≤ Q5 1024≤ X≤ Q4 2048≤ X≤ 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 27 Q3 4096≤ X≤ Q2 8192≤ X≤ Q1 16384≤ X≤ Q0 32768≤ X≤ 32767 從表中可以看出，同樣一個(gè) 16位數(shù) ，若小數(shù)點(diǎn)設(shè)定的位置不同，它所表示的數(shù)也就不同。數(shù)的定標(biāo)有 Q表示和 S表示兩種。這就是數(shù)的定標(biāo)。那么， DSP芯片是如何處理小數(shù)的呢 ?應(yīng)該說(shuō)， DSP芯片本身無(wú)能為力。因此， 二進(jìn)制數(shù)： 0010000000000011b=8195 二進(jìn)制數(shù) :11111111111111100b=4 對(duì) DSP芯片而言，參與數(shù)值運(yùn)算的數(shù)就是 16位的整型數(shù)。 DSP芯片的數(shù)以 2的補(bǔ)碼形式表示。顯然，字長(zhǎng)越長(zhǎng)，所能表示的數(shù)的范圍越大，精度也越高。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 26 6 數(shù)字濾波器的 TMS320VC5402 定點(diǎn)實(shí)現(xiàn) DSP芯片的定點(diǎn)運(yùn)算 在定點(diǎn) DSP芯片中，采用定點(diǎn)數(shù)進(jìn)行數(shù)值運(yùn)算，其操作數(shù)一般采用整型來(lái)表示。⑤測(cè)量所準(zhǔn)備的測(cè)試信號(hào)源的工作電壓和工作頻率是否在系統(tǒng)的允許范圍內(nèi)。如果時(shí)鐘信號(hào)走線不合理會(huì)造成信號(hào)線上的過(guò)沖現(xiàn)象，直接導(dǎo)致系統(tǒng)不能正常工作。③檢測(cè)系統(tǒng)的復(fù)位信號(hào)是否工作正常，系統(tǒng)在復(fù)位后部分器件會(huì)檢測(cè)自身的工作狀態(tài)，如果復(fù)位信號(hào)工作不正常很大程度上會(huì)影響整個(gè)系統(tǒng)的工作狀態(tài)，使系統(tǒng)不能實(shí)現(xiàn)預(yù)期的功能。上電后應(yīng)快速檢測(cè)電路板上主要電源芯片的輸出電壓和 DSP 內(nèi)核電壓，若電壓值不正確應(yīng)立即斷電檢查原因以免損壞電路板上器件。通過(guò)實(shí)際測(cè)量該系統(tǒng)沒(méi)有出現(xiàn)短路想象。 硬件調(diào)試是檢測(cè)硬件平臺(tái)設(shè)計(jì)是否合理的重要方法，通過(guò)硬件調(diào)試能為后續(xù)軟件調(diào)試長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 25 和系統(tǒng)的最終實(shí)現(xiàn)提供保障。 硬件平臺(tái)的調(diào)試與結(jié)果 DSP 系統(tǒng)的開(kāi)發(fā)是一個(gè)復(fù)雜的過(guò)程，在系統(tǒng)的設(shè)計(jì)和調(diào)試中不但需要數(shù)字信號(hào)處理方面的理論知識(shí)，而且還需要對(duì)各種 DSP芯片、外圍硬件電路以及 DSP開(kāi)發(fā)工具等都具有豐富的實(shí)際開(kāi)發(fā)經(jīng)驗(yàn)。 為保證系統(tǒng)的電源完整性，在輸入 5V電源、 、 大容量的儲(chǔ)能電容，在所有芯片的各個(gè)電源管腳處都增加了去禍電容。這樣有效了避免了相互之間的干擾。 本系統(tǒng)有模擬電路和數(shù)字電路兩部分，為了避免數(shù)字信號(hào)禍合到模擬電路中，在系統(tǒng)的設(shè)計(jì)中要采用合理的接地技術(shù)將模擬地和數(shù)字地通常分開(kāi)。因此 PCB設(shè)計(jì)過(guò)程特別注意了關(guān)鍵信號(hào)的走線，在高速信號(hào)的終端都增加了小電阻或排阻進(jìn)行阻抗匹配，匹配電阻必須靠近高速信號(hào)的源驅(qū)動(dòng)端。如果電路中的信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收端，則該電路具有較好的信號(hào)完整性。因此，高速系統(tǒng)的設(shè)計(jì)必須面對(duì)互連延遲引起的時(shí)序問(wèn)題以及串?dāng)_、傳輸線效應(yīng)等信號(hào)完整性問(wèn)題。 PCB設(shè)計(jì)中采用的關(guān)鍵技術(shù) 隨著電子系統(tǒng)中邏輯和系統(tǒng)時(shí)鐘頻率的迅速提高和信號(hào)邊沿不斷變陡，印刷電路板的線跡互連和板層特性對(duì)系統(tǒng)電氣性能的影響也越發(fā)重要。發(fā)送時(shí)鐘信號(hào) BCLKX對(duì)應(yīng)于 SPI 協(xié)議中的串行時(shí)鐘 SCK，發(fā)送幀同步信號(hào)對(duì)應(yīng)于從設(shè)備的使能信號(hào) CS。 DPS5402 的 McBSP 串口工作于時(shí)鐘停止模式時(shí)與 SPI協(xié)議兼容。③可編程幀同步、數(shù)據(jù)時(shí)鐘極性，支持外部移位時(shí)鐘和內(nèi)部頻率可編 程移位時(shí)鐘 。 McBSP 是在標(biāo)準(zhǔn)串行接口的基礎(chǔ)上對(duì)功能進(jìn)行擴(kuò)展的，除了具有標(biāo)準(zhǔn)串口的功能特點(diǎn)外，其靈活性體現(xiàn)在以下幾個(gè)方面 :①雙緩沖區(qū)發(fā)送，三緩沖區(qū)接收，允許連續(xù)數(shù)據(jù)流傳輸 。 TLV5608的高速串行接口包含四根信號(hào)線 :SCLK串行時(shí)鐘輸入、 SDIN 串行數(shù)據(jù)輸入、 SDOUT 串行數(shù)據(jù)輸出、 FS 幀同步信號(hào)、 CS片選信號(hào)。從功能時(shí)序圖可以看出該器件包含八個(gè)高速的10 位。由于 DSP的 10電壓為 ，因此選擇 電壓供給 TLV157O器件可以省略電平轉(zhuǎn)換器件。該誤差值應(yīng)低于 LSB/2。②轉(zhuǎn)換誤差，轉(zhuǎn)換誤差的來(lái)源很多，轉(zhuǎn)換器中各元件參數(shù)值的誤差，基準(zhǔn)長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 23 電源不夠穩(wěn)定和運(yùn)算放大器的零漂的影響等。 N位 D/A轉(zhuǎn)換器的分辨率可表示為 1/(2 ) 1n ? 。在實(shí)際應(yīng)用中，往往用輸入數(shù)字量的位數(shù)表示 D/A轉(zhuǎn)換器的分辨率。①分辨率， D/A 轉(zhuǎn)換器模擬輸出電壓可能被分離的等級(jí)數(shù)。這就是構(gòu)成 D/A轉(zhuǎn)換器的基本思路。 D/A轉(zhuǎn)換接口電路設(shè)計(jì) 數(shù)字量是用代碼按數(shù)位組合 起來(lái)表示的，對(duì)于有權(quán)碼，每位代碼都有一定的權(quán)。 TLvl570 功能時(shí)序圖 TLV1570的高速串行接口包含五根信號(hào)線 :SCLK串行時(shí)鐘輸入、 SDIN串行數(shù)據(jù)輸入、SDOUT 串行數(shù)據(jù)輸出、 FS 幀同步信號(hào)、 CS片選信號(hào)。下圖為 TLV1570 的功能時(shí)序圖。 TLV1570在 3V電壓下的采樣頻率為 625KSPS，因此對(duì)于輸入信號(hào)來(lái)說(shuō)最高頻率不能超過(guò) 300K。 根據(jù)模數(shù)轉(zhuǎn)換器件的特點(diǎn)，在本數(shù)字濾波器系統(tǒng)中選擇了 TI公司的 TLV157O芯片，它是一款 8通道 10位 。常用最低有效位的倍數(shù)表示。例如 A/D 轉(zhuǎn)換器輸出為 10 位二進(jìn)制數(shù)，輸入信號(hào)最大值為 3V，那么這個(gè)轉(zhuǎn)換器應(yīng)能區(qū)分輸入信號(hào)的最小電壓為 3mV。從理論上講， n位輸出的 A/D轉(zhuǎn)換器能區(qū)分 n2 個(gè)不同等級(jí)的輸入模擬電壓，能區(qū)分輸入電壓的最小值為滿量程輸入的 1/2n 。 單片 A/D 轉(zhuǎn)換器的轉(zhuǎn)換精度是用分辨率和轉(zhuǎn)換誤差來(lái)描述的。把量化的數(shù)值用二進(jìn)制代碼表示，稱為編碼。所規(guī)定的最小數(shù)量單位叫做量化單位，用△表示。這就是說(shuō)，任何一個(gè)數(shù)字量的大小，都是以某個(gè)最小數(shù)量單位的整倍數(shù)來(lái)表示的 ?？梢?jiàn)，進(jìn)行 A/D轉(zhuǎn)換時(shí)所用的輸入電壓，實(shí)際上是每次取樣結(jié)束時(shí)的 iv 值。因此，取樣定理規(guī)定了 A/D轉(zhuǎn)換的頻率下限。①取樣定理 :在滿足取樣定理的條件下，可以用一個(gè)低通濾波器將信號(hào) sv 還原為 iv ，這個(gè)低通濾波器的電壓傳輸系數(shù) (f)A在低于幾。 Flash 引導(dǎo)數(shù)據(jù)組織表 數(shù)據(jù)區(qū)地址（ Hex） 內(nèi)容（ Hex） 含義 8000 08 8 位 BOOT 標(biāo)識(shí)（ H） 8001 AA 8 位 BOOT 標(biāo)識(shí)（ L） 8002 7F SWWSR(H) 8003 FF SWWSR(L) 8004 F8 BSCR(H) 8005 00 BSCR(L) 8006 00 程序入口 XPC(H) 8007 00 程序入口 XPC(L) 8008 20 程序入口地址（ H） 8009 00 程序入口地址（ L） 800A 04 程序塊長(zhǎng)度（ H） 800B 00 程序塊長(zhǎng)度（ L） 800C 00 存放目標(biāo) XPC(H) 800D 00 存放目標(biāo) XPC(L) 800E 20 存放目標(biāo) 地址（ H） 800F 00 存放目標(biāo)地址（ L） 8010 XX 程序代碼 1（ H） 8011 XX 程序代碼 1（ L） ? ? 880E XX 程序代碼 N（ H） 880F XX 程序代碼 N（ L） 8810 00 塊結(jié)束標(biāo)志（ H） 8811 00 塊結(jié)束標(biāo)志（ L） ? ? ? FFFE 80 代碼存放首地址（ H） 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 21 FFFF 00 代碼存放首地址（ L） A/D、 D/A轉(zhuǎn)換器件與 DSP連接設(shè)計(jì) A/D轉(zhuǎn)換接口電路設(shè)計(jì) 在 A/D轉(zhuǎn)換器中，因?yàn)檩斎氲哪M信號(hào)在時(shí)間上是連續(xù) 量，而輸出的數(shù)字信號(hào)代碼是離散量，所以進(jìn)行轉(zhuǎn)換時(shí)必須在一系列選定的瞬間 (亦即時(shí)間坐標(biāo)軸上的一些規(guī)定點(diǎn)上 )對(duì)輸入的模擬信號(hào)取樣，然后再把這些取樣值轉(zhuǎn)換為輸出的數(shù)字量。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 20 由于 BOOT已經(jīng)設(shè)定好相應(yīng)的數(shù)據(jù)存放格式，因此，在 Flash中如何組織好數(shù)據(jù)就成為關(guān)鍵。 使用外部并行 BOOT時(shí)， B00T程序首先讀入外部數(shù)據(jù)區(qū)的 FFFEH和 FFFFH兩個(gè)地址的內(nèi)容，并把它們組裝成一個(gè) 16為字作為代碼存放的 源地址，根據(jù)這個(gè)地址，從外部數(shù)據(jù)區(qū)讀入連續(xù)的兩個(gè) 8位字節(jié)，并組裝成一個(gè) 16位字，如果這個(gè) 16位字是 08AAH，則 BOOT程序就知道是外部 8位并行 BOOT方式，否則是其他 BOOT方式。 B00T 程序選擇何種 BOOT 方式是根據(jù)外部設(shè)置的不同條件來(lái)實(shí)現(xiàn)的，并且判斷條件有一個(gè)先后次序。在FF80H處，有一條跳轉(zhuǎn) BOOT程序的指令，這樣便開(kāi)始運(yùn)行內(nèi)部的 BOOT程序。 本系統(tǒng)在設(shè)計(jì)中采用了 8位的并口加載方案。 外部總線擴(kuò)展 Flash實(shí)現(xiàn) 8位并行 B00T TMS320VC5402內(nèi)部具有 ZK字的 BOOT ROM，為脫機(jī)運(yùn)行提供了五種啟動(dòng)裝載模式 :HPI端口啟動(dòng)模式、標(biāo)準(zhǔn)串口啟動(dòng)模式、 I/O口啟動(dòng)模式、串口 EEPROM啟動(dòng)模式和并行啟動(dòng)方式。 當(dāng)外部設(shè)備需要尋址 DSP 的外部程序、數(shù)據(jù)和 I/O 存儲(chǔ)空間時(shí)，可以利用 HOLD和HODLA信號(hào)，達(dá)到控制 DSP外部資源的目的。 外部數(shù)據(jù)準(zhǔn)備輸入信號(hào) (REDAY)與片內(nèi)軟件可編程等待狀態(tài)發(fā)生器一道，可以使處理器與各種速度的存儲(chǔ)器以及 I/0 設(shè)備接口。前者用于訪問(wèn)外部程序或者數(shù)據(jù)存儲(chǔ)器，后者用于訪問(wèn) I/O 設(shè)備。 擴(kuò)展存儲(chǔ)器引腳信號(hào)定義 外部接口總線是一組并行接口。外部總線接口由數(shù)據(jù)總線、地址總線以及一組控制信號(hào)組成，可以用來(lái)尋址片外存儲(chǔ)器和 I/O口 1。因此采用 Flash存儲(chǔ)器存儲(chǔ)程序和固定數(shù)據(jù)是一種比較好的選擇。目前市場(chǎng)上的EPROM工作電壓一般為 5V，與 平轉(zhuǎn)換，而且體積都較大。 外部總線及外部存儲(chǔ)器接口 通常一個(gè) DSP系統(tǒng)除了 DSP芯片外，還需要外部的存儲(chǔ)器。當(dāng)處理器發(fā)出的地址處在片內(nèi)存儲(chǔ)器的范圍內(nèi)時(shí)，就對(duì)片內(nèi)的 RAM 或數(shù)據(jù) ROM 尋址。片內(nèi)存儲(chǔ)器的結(jié)構(gòu)和容量根據(jù)芯片的型號(hào)有所區(qū)別，但都包含隨機(jī)存取存儲(chǔ)器 (RAM)和只讀存儲(chǔ)器 (ROM)。下圖為 JTAG仿真接口定義。而仿真器通過(guò)仿真接口實(shí)現(xiàn)與 DSP之間的數(shù)據(jù)交互。TRST為測(cè)試復(fù)位，輸入引腳，低電平有效。TDO為測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過(guò) TDO引腳從 JTAG接口輸出 。具有 JTAG接口的芯片，相關(guān) JTAG引腳的定義為 :TCK為測(cè)試時(shí)鐘輸入 。 JTAG接口設(shè)計(jì) JTAG(Joint Test Action Group)是 1985年制定的檢測(cè) PCB和 IC 芯片的一個(gè)標(biāo)準(zhǔn)， 1990年被修改后成為 IEEE的一個(gè)標(biāo)準(zhǔn)，即 1990。如果不能做到同時(shí)加電，應(yīng)先對(duì) DVdd 加電，然后對(duì) CVdd 加電。 由于有兩個(gè)電源，需要考慮的一個(gè)問(wèn)題是加電次序。由于 LDO的功耗為 (UIUO)IO I，而系統(tǒng)的輸入電壓為 5V，為將低整個(gè)系統(tǒng)的功耗，將 AMSl117一 AMSl1l7一 端，而不是直接接到 5V 電源電壓上，這樣系統(tǒng)功耗將降低 51mW。在本系統(tǒng)的設(shè)計(jì)中 采用了兩片 AMS1117來(lái)提供 DSP芯片的 I/O 電源和內(nèi)核電源。 DVdd只為外部接口引腳提供電壓，消耗的電流取決于外部輸出的速度和數(shù)量，以及在這些輸出上的負(fù)載電容。時(shí)鐘電路也需要消耗一小部分的電流，而且這部分電流是恒定的，與CPU 和外設(shè)的激活度無(wú)關(guān)。 TMS320VC5402的電流消耗主要取決于器件的激活度， CVdd消耗的電流主要取決于 CPU的激活度，外設(shè)消耗 的電流取決于正在工作的外設(shè)及其速度。 220uFC1220uFC2 1220MX1X 2 / C L K I N NC1GND2V C C 4X 3X120MV C CX 2 / C L K I N DSP 時(shí)鐘電路原理圖 電源設(shè)計(jì) 為了降低芯片的功耗， DSP5402 芯片采用低電壓供電方式，并且采用內(nèi)核電壓和 I/0電壓分開(kāi)的方式。 另一種方法是將外部的時(shí)鐘源直接輸入 X2/CLKIN 引腳， X1 懸空。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 16 10KR11KR4MR1