【正文】 s output must be D/A converter module. FPGA has a wellanized internal logic array and rich connection resources， particularly suitable for digital signal processing tasks， relative to the s。 In order to make the signal processing can not occur distortion， the signal must satisfy is the Nyquist sampling speed of a specific reason， generally take signal frequency limit of 45 times as the sampling frequency。 感謝所有在我學習期間，給予我?guī)椭完P(guān)心的同學和朋友們。 我還要感謝我的父母及家人，感謝他們的養(yǎng)育之恩，正是他們在我背后默默地支持著我，才能讓我不斷成長，不斷前進 。婁老師嚴謹?shù)闹螌W態(tài)度、一絲不茍的工作作風、敏銳的科研洞察力和淵博的知識給我留下了深刻的印象。 基于 DSP 的數(shù)字濾波器設(shè)計 20 致謝 四年的大學生活即將結(jié)束，在此期間得到了很多老師和同學的關(guān)心與支持，借此機會向所有他們表示忠心的感謝 ! 首先感謝我的導(dǎo)師婁柯。 DSP 技術(shù)已在通信、控制、信號處理、儀器儀表、醫(yī)療、家電等很多領(lǐng)域得到了越來越廣泛的應(yīng)用。編寫一套可行的高效的數(shù)字濾波器程序。③研究了 TI公司 TMS320VC5402數(shù)字信號處理器的通信電子線路中各種接口的相互連接關(guān)系，設(shè)計了一個價格低、功耗小、精度 高的數(shù)字濾波器系統(tǒng)。 所完成的工作 :①研究了數(shù)字濾波的理論知識，為系統(tǒng)整體設(shè)計奠定了理論基礎(chǔ) 。為實現(xiàn)數(shù)字濾波器系統(tǒng)提供一個穩(wěn)定的硬件平臺。為實現(xiàn)數(shù)字濾波器奠定了理論基礎(chǔ)。研究了 FIR 數(shù)字濾波器的基本理論，以及數(shù)字濾波器的實現(xiàn)方法。經(jīng)過實際的檢測與調(diào)試得到一個穩(wěn)定的硬件平臺后便可以進行軟件的聯(lián)調(diào)了。通過實際檢測，本系統(tǒng)的時鐘信號波形良好，沒有嚴重的過沖現(xiàn)象。④用示波器查看系統(tǒng)中 主要的時鐘信號的波形，包括 DSP 輸入時鐘信號、 DSP 輸出時鐘信號、 ADC 和 DAC 的系統(tǒng)時鐘信號及幀同步時鐘信號 (需要結(jié)合 DSP 的開發(fā)環(huán)境和仿真器進行測試 )。通過實際的測量本系統(tǒng)各點電壓均正常， 波較小，有助于系統(tǒng)的穩(wěn)定運行。②系統(tǒng)上電檢測，上電前應(yīng)該首先檢查電源的正負極性及輸入電壓的幅度，然后上電。由于本系統(tǒng)是一個基于 DSP 的系統(tǒng)，在系統(tǒng)的調(diào)試中主要測試步驟和實際結(jié)果如下 :①首先測量電路板的電源和地是否有短路現(xiàn)象，如有短路現(xiàn)象會對電路板上的器件造成損壞，出現(xiàn)短路情況應(yīng)該及時檢查電阻電容以及芯片的焊接 (電路板上所采用器件多為小封裝器件，管腳間距教小，容易出現(xiàn)短路現(xiàn)象，焊接完成后要認 真檢查 )。當硬件平臺建立好后，重要工作就是硬件調(diào)試和軟件硬件聯(lián)調(diào) [11]。在這種方式下對接收時鐘信號 BCLKR 和接收幀同步信號 BFSR 將不進行連接，因為它們的內(nèi)部與 BCLKX 和 BFSX 相連接。當將 McBSP 配置為時鐘停止模式時，發(fā)送器和接收器在內(nèi)部得到同步，這時 McBSP 可作為 SPI 的主設(shè)備或從設(shè)備。④擁有相互獨立的數(shù)據(jù)發(fā)送和接受幀同步脈沖和時鐘信號 :⑤多通道發(fā)送和接收，最多可達 128個通道，速度可為 100Mbit/s。②可與 SPI、 AC97 等兼容設(shè)備直接接口 。 McBSP接口設(shè)計 基于 DSP 的數(shù)字濾波器設(shè)計 18 DSP5402 具有兩個高速、全雙工、多通道緩沖串行接口 (McBSP)其方便的數(shù) 據(jù)流控制可使其與大多數(shù)同步串行外圍設(shè)備接口。 TLV1570 的高速串行接口包含五根信號線 :SCLK 串行時鐘輸入、 SDIN 串行數(shù)據(jù)輸入、 SDOUT 串行數(shù)據(jù)輸出、 FS 幀同步信號、 CS片選信號。下圖為 TLV1570 的功能時序圖。 TLV1570 在 3V電壓下的采樣頻率為 625KSPS，因此對于輸入信號來說最高頻率不能超過 300K。 根據(jù)模數(shù)轉(zhuǎn)換器件的特點，在本數(shù)字濾波器系統(tǒng)中選擇了 TI公司的 TLV157O 芯片，它是一款 8 通道 10 位 到 。②轉(zhuǎn)換誤差 :表示 A/D 轉(zhuǎn)換器實際輸出的數(shù)字量和理論上的輸出數(shù)字量之間的差別。在最大輸入電壓一定時，輸出位數(shù)愈多，量化單位愈小，分辨率愈高。①分辨率 :它說明 A/D轉(zhuǎn)換器對輸入信號的分辨能力， A/D 轉(zhuǎn)換器的分辨率以輸出二進制 (或十進制 )數(shù)的位數(shù)表示。這個二進制代碼就是 A/D 轉(zhuǎn)換的輸出信號。顯然，數(shù)字信號最低有效位中的 1 表示的數(shù)量大小，就等于△。因此，在用數(shù)字量表示取樣電壓時，也必須把它化成這 個最小數(shù)量單位的整倍數(shù)，這個轉(zhuǎn)化過程就叫做量化。②量化和編碼 :我們知道，數(shù)字信號不僅在時間上是離散的，而且在數(shù)值上的變化也不是連續(xù)的。因為每次把取樣電壓轉(zhuǎn)換為相應(yīng)的數(shù)字量都需要一定的時間，所以在每次取樣以后，必須把取樣電壓保持一段時間。①取樣定理 :在滿足取樣定理的條件下，可以用一個低通濾波器將信號 vs還原為 vi，這個低通濾波器的電壓傳輸系數(shù) )(fA 在低于 fimax的范圍內(nèi)應(yīng)保持不變，而在 ffis max?以前應(yīng)迅速下降為零。 圖 44 JTAG 仿真接口定義 A/D轉(zhuǎn)換器件與 DSP連接設(shè)計 1 2 3 4 5 6 7 8 9 10 11 12 13 14 TMS TDI VCC TDO TCKRET TCK EMUO TRST GND KEY GND GND GND EMUI 17 A/D 轉(zhuǎn)換接口電路設(shè)計 在 A/D 轉(zhuǎn)換器中，因為輸入的模擬信號在時間上是連續(xù)量，而輸出的數(shù)字信號代碼是離散量，所以進行轉(zhuǎn)換時必須在一系列選定的瞬間 (亦即時間坐標軸上的一些規(guī)定點上 )對輸入的模擬信號取樣，然后再把這些取樣值轉(zhuǎn)換為輸出的數(shù)字量。設(shè)計仿真接口比較簡單，只要根據(jù) DSP 芯片所提供的接口類型按照相應(yīng)的接 口標準即可。 設(shè)計一個 DSP 系統(tǒng)，一般必須考慮系統(tǒng)的軟件硬件調(diào)試，調(diào)試 DSP 系統(tǒng)一般離不開DSP 仿真器。TMS 為測試模式選擇， TMS 用來設(shè)置 JTAG 接口處于某種特定的測試模式 。TDI 為測試數(shù)據(jù)輸入，數(shù)據(jù)通過 TDI 引腳輸入 JTAG 接口 。通過這個標準，可對具有 JTAG 接口的芯片的硬件電路進行邊界掃描和故障檢測。 DVdd 應(yīng)不超過 CVdd 電壓 2V。理想情況下， DSP 芯片上的兩個電源同時加電，但是在一些場合很難做到。系統(tǒng)在工作狀態(tài)下，邏輯電平在不停的快速發(fā)生變化，因此系統(tǒng)的電源也會出現(xiàn)不同程度的波動，為保證系統(tǒng)的電源完整性，在輸入 5V電源、 、 ，在所有芯片的各個電源管腳處都增加了去禍電容。 AMSl1l7 為最大輸出電流可達 800mA 的 基于 DSP 的數(shù)字濾波器設(shè)計 16 LDO(Low Dropout Voltage Regulator)，包含 、 。根據(jù)設(shè)計的具體電路可一計算出 60mA， 3QmA，因此可以得出該系統(tǒng)在全速工作的狀態(tài)下，最大功耗為 25OmA。 CVdd 為 器件的所有內(nèi)部邏輯提供電流，包括CPU、時鐘電路和所有外設(shè)。一般的，與 CPU相比，外設(shè)消耗的電流比較小。 TMS320VC5402 芯片電源分為兩種，即內(nèi)核電壓 (CVdd)和 I/O 電壓 (DVdd)，其中， I/O 電源一般采用 ，而內(nèi)核電源電壓為 。采用封裝好的晶體震蕩器，這種方法使用方便，因此得到了廣泛的應(yīng)用，只要在引腳 4 上加電壓，引腳2 接地，就可以在引腳 3 上得到所需的時鐘。一種是利用 DSP芯片內(nèi)部所提供的晶振電路，在 DSP 芯片的 Xl 和 X2/CLKIN 之間連接一晶體可啟動內(nèi)部振蕩器，晶體應(yīng)為基本模式，且為并聯(lián)諧振。該芯片具有上電復(fù)位功能，電壓監(jiān)測功能和看門狗功能 [9]。其基本原理就是通過電路提供一個高低電平發(fā)生變化的信號，如果在規(guī)定的時間內(nèi)這個信號不發(fā)生變化，自動復(fù)位電路就認為系統(tǒng)運行不正常并重新對系統(tǒng)進行復(fù)位。硬件上最有效的保護措施就是采用具有監(jiān)視 (Wathcdog)功能的自動復(fù)位電路。由于 DSP 系統(tǒng)的時鐘頻率較高，在運行時極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴重時系統(tǒng)可能會出現(xiàn)死機現(xiàn)象。但是，在上電后，系統(tǒng)的晶體振蕩器一般需要幾百毫秒的穩(wěn)定期，一般為 100200ms。電源剛加上電時， TMS320VC5402 芯片處于復(fù)位狀態(tài)， /RS 為低使芯片復(fù)位。 具有高度專業(yè)化的指令系統(tǒng)，包括單指令重復(fù)和塊指令重復(fù)操作，塊存儲器傳輸指令， 32 位長操作數(shù)指令，同時讀入 2 或 3 個操作數(shù)的指令，能并行存儲和并行加載的算術(shù)指令，條件存儲指令和從中斷快速返回。這塊區(qū)域包含的是存儲器映像寄存器，它包含了 DSP 中所有的寄存器，可以通過讀這塊存儲器來了解各個寄存器的值，或者通過寫 這塊寄存器來改變寄存器的值。根據(jù)需要，通過改變處理器狀態(tài)寄存器的三個位 MP/MC、 OVYL 和 DROM 來靈活地改變存儲器的配置。 RAM 一般映射在數(shù)據(jù)空間。 DSP5402 的片上外圍電路包括 :通用 I/O 引腳 (XF 和 BIO)，定時器，時鐘發(fā)生器，一個與外部處理器通信的 8 位的 HPI(Host Port Ierface)接口，兩個多通道緩沖串行口McBSP(Multichannel BSP) 。③比較、選擇和存儲單元 (CSSU)，用于加法 /比較選擇。CPU的基本組成如下 :① 40 位算術(shù)邏輯運算單元 (ALU)，包括一個 40 位桶形移位 寄存器和 2 個獨立的 40 位累加器 。它采用先進的修正哈佛結(jié)構(gòu)，片內(nèi)共有8 條 16 位的總線，其中包括 4 條程序 /數(shù)據(jù)總線和 4 條地址總線 [10[7]]。 考慮到 TMS320VC5402 的片上包含兩個 McBSP(多通道緩沖串行口 )接口，可以將這兩個通道模仿實現(xiàn) SPI 的時序，因 此本設(shè)計中采用了 SPI 接口器件， ADC 芯片采用的是 TLV1570，實現(xiàn)將需要濾波信號從模擬轉(zhuǎn)換到數(shù)字信號的實時采樣。數(shù)字濾波系統(tǒng)的具體方案框圖見圖 41[6][2]。 基于 DSP 的數(shù)字濾波器設(shè)計 12 第 4章 數(shù)字濾波器硬件電路設(shè)計 DSP的數(shù)字濾波器總體硬件設(shè)計方案 本次設(shè)計采用 5000 系列的 DSP 通用型的芯片， 5000 系列的 DSP 具有更高的時鐘頻率、更低的價格和更加強大的運算功能，在數(shù)字濾波器系統(tǒng)的設(shè)計中采用了 TI 公司的一款高性能、低功耗的定點 DSP:TMS320VC5402。 Plot(f， pyy(1。 f(i)=f(i)*fs/N。 f=(0:(N/21))。 y=fft(yyl， N)。 figure(l)。 f(i)=f(i)*fs/N。 %做功率譜分析 f=(0:(N/21))。 %濾波 11 y=fft(y， N)。 %將參 數(shù)按比例縮小 Al=al/(8*) 。 %濾波器的零極點表示 [bl， al]=CHEBY1(3， ， wnl)。 %截止頻率 Wnl=2*lp/fs。 z=y。 %采樣時間間隔 y==randn(l， 1024)。 %數(shù)據(jù)點數(shù) fs=8000。 %清寄存器值 clf。濾波器設(shè)計