基于fpga的高斯白噪聲發(fā)生器設計畢業(yè)設計畢業(yè)論(參考版)
2025-06-07 08:13本頁面
【正文】 實驗結果驗證了本文設計的有效性。1 ． 5 dB，輸出噪聲的統(tǒng)計特性服從高斯分布，滿足了設計需要。圖 5為該噪聲和函數(shù)波發(fā)生器產(chǎn)生的 5 MHz 噪聲的實驗結果，圖 6是輸出帶寬為 5 MHz 的高斯白噪聲統(tǒng)計直方圖。圖 4 是頻率為 195 kHz 最大輸出幅度的四種函數(shù)波測試結果。以上的算法都可在FPGA 內部實現(xiàn)。相位增量的大小隨外指令頻率控制字 K 的不同而不同，一旦給定了相位增量，輸出頻率也就確定了。 參考頻率源又稱參考時鐘源，它是一個穩(wěn)定的晶體振蕩器，用來同步 DDS的各 組成部分。 DDS 的基本工作原理是根據(jù)正弦函數(shù)的產(chǎn)生，從相位出發(fā)，用不同的相位給出不同的電壓幅度，最后濾波平滑出所需要的頻率。 FIR的濾波過程實質上就是一個延遲后加權相加的過程，即濾波輸出 y(i)是輸入 x(i)以及它的前 N 一 1個狀態(tài)的加權疊加。為了使得多路多級 FIR 濾波器能夠在常用 FPGA 平臺上實現(xiàn)，對 FIR 數(shù)字濾波模型進行算法優(yōu)化，以節(jié)約所需邏輯單元資源是很有必要的。 FIR 濾波器的單位沖激響應為 h(n)， 0≤n≤N 一 1，輸入函數(shù)為 x(i)，則輸出函數(shù) y(i)可以寫為： 查看原圖（大圖） 該算法需要 N 次相乘， N1 次累 加。 2． 2 FIR 數(shù)字濾波算法 m序列的功率譜是固定的，要生成帶寬可調的數(shù)字噪聲序列需要對 m序列進行低通數(shù)字濾波，本文采用的是 FIR 數(shù)字濾波器。 查看原圖（大圖） 由圖 2可以看出， m序列的功率譜密度的包絡是 [(sin x)/x]2 形的，它約在偽隨機序列基本時鐘頻率的 45％帶寬內具有均勻功率譜密度，所以用濾波器濾除該頻帶內的信號就可以近似看作帶限白噪聲。整個時域的自相關函數(shù)的周期為 m=2
畢業(yè)設計相關推薦
鄂ICP備17016276號-1