基于fpga的高斯白噪聲發(fā)生器設(shè)計(jì)畢業(yè)設(shè)計(jì)畢業(yè)論-免費(fèi)閱讀
【正文】 查看原圖（大圖） 從圖 5和圖 6 可以看出，基于 FPGA 的 m序列發(fā)生算法， FIR 濾波算法和 DDS算法，通過數(shù)／模轉(zhuǎn)換和低通放大后，本文設(shè)計(jì)的噪聲發(fā)生器產(chǎn)生的 5 MHz 噪聲的 3 dB，帶寬為 4． 8 MHz，帶內(nèi)平坦度為 177。相位累加器類似于一個(gè)計(jì)數(shù)器，它由多個(gè)級(jí)聯(lián)的加法器和寄存器組成，在每一個(gè)參考時(shí)鐘脈沖輸入時(shí)，它的輸出就增加一個(gè)步長(zhǎng)的相位增量值，這樣相位累加器把頻率控制字 K 的數(shù)字變換成相位抽樣來確定輸出合成頻率的大小。為了產(chǎn)生帶寬小于 5 MHz 高質(zhì)量的數(shù)字噪聲序列，需要構(gòu)建窄通帶、通帶阻帶轉(zhuǎn)換迅速的低通濾波器，對(duì)此僅僅增加單級(jí) FIR 濾波的沖激相應(yīng)長(zhǎng)度 n是不夠的，對(duì)此本文采用了多級(jí) FIR 數(shù)字濾波的方法。 m序列的自相關(guān)函數(shù)可表示為： 查看原圖（大圖） 式 (3)為一個(gè)周期 (m=2n1)內(nèi)的函數(shù)，其中 Tn 為偽隨機(jī)噪聲碼元的寬度。 高斯白噪聲發(fā)生方法中涉及偽隨機(jī)碼發(fā)生算法、數(shù)字濾波算法和正弦 波發(fā)生算法。如何產(chǎn)生穩(wěn)定和精確的噪聲信號(hào)已經(jīng)成為一個(gè)重要的研究領(lǐng)域。其中，帶限白噪聲信號(hào)時(shí)間相關(guān)性小，目前應(yīng)用最廣泛。本文詳細(xì)論述這幾種算法，及其在 FPGA 上的實(shí)現(xiàn)方法，分析了各種算法在頻域上的頻譜特性。整個(gè)時(shí)域的自相關(guān)函數(shù)的周期為 m=2n1。為了使得多路多級(jí) FIR 濾波器能夠在常用 FPGA 平臺(tái)上實(shí)現(xiàn)，對(duì) FIR 數(shù)字濾波模型進(jìn)行算法優(yōu)化，以節(jié)約所需邏輯單元資源是很有必要的。相位增量的大小隨外指令頻率控制字 K 的不同而不同，一旦給定了相位增量，輸出頻率也就確定了。1 ． 5 dB，輸出噪聲的統(tǒng)計(jì)特性服從高斯分布，滿足了設(shè)計(jì)需要。圖 5為該噪聲和函數(shù)波發(fā)生器產(chǎn)生的 5 MHz 噪聲的實(shí)驗(yàn)結(jié)果，圖 6是輸出帶寬為
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1