基于fpga的高斯白噪聲發(fā)生器設(shè)計(jì)畢業(yè)設(shè)計(jì)畢業(yè)論(已修改)
2025-06-19 08:13 本頁(yè)面
【正文】 基于 FPGA 的高斯白噪聲發(fā)生器設(shè)計(jì) 本文設(shè)計(jì)的高斯白噪聲發(fā)生器采用 FPGA 的方式實(shí)現(xiàn)，輸出的基帶白噪聲帶寬可調(diào)，范圍為 1～ 66 MHz，步進(jìn) 3 MHz，幅度 8 位可調(diào)，同時(shí)可產(chǎn)生正弦波、三角波、鋸齒波、方波等函數(shù)波，通過(guò)更改現(xiàn)場(chǎng)可編程器件的配置波形數(shù)據(jù)也可產(chǎn)生其他復(fù)雜函數(shù)波形。 0 引 言 現(xiàn)代通訊電子設(shè)備的抗干擾測(cè)試已經(jīng)成為必須的測(cè)試項(xiàng)目，主要的干擾類(lèi)型為噪聲干擾。在 通信 信道測(cè)試和電子對(duì)抗領(lǐng) 域里，噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號(hào)已經(jīng)成為一個(gè)重要的研究領(lǐng)域。其中，帶限白噪聲信號(hào)時(shí)間相關(guān)性小，目前應(yīng)用最廣泛?，F(xiàn)有的硬件高斯白噪聲發(fā)生器通常分為物理噪聲發(fā)生器和數(shù)字噪聲發(fā)生器兩類(lèi)，數(shù)字噪聲發(fā)生器雖然沒(méi)有物理噪聲發(fā)生器的精度高，但是實(shí)現(xiàn)電路較為簡(jiǎn)單，易于應(yīng)用。 FPGA 技術(shù)的發(fā)展，提高了硬件噪聲發(fā)生器的速度和性能，相比基于 軟件 實(shí)現(xiàn)的噪聲發(fā)生器，展現(xiàn)出更大的優(yōu)勢(shì)。本文設(shè)計(jì)的高斯白噪聲發(fā)生器采用 FPGA的方式實(shí)現(xiàn)，輸出的基帶白噪聲帶寬可調(diào)，范圍為 1～ 66 MHz，步進(jìn) 3 MHz，幅度 8 位可調(diào)，同時(shí)可產(chǎn)生正弦波、三角波、鋸齒波、方波等函數(shù)波，通過(guò)更改現(xiàn)場(chǎng)可 編程 器件的配置波形數(shù)據(jù)也可產(chǎn)生其他復(fù)雜函數(shù)波形。 l 高斯 白噪聲發(fā)生器原理 本文所述的高斯白噪聲發(fā)生器如圖 1 所示。 查看原圖（大圖） 首先，在現(xiàn)場(chǎng)可編程門(mén)陣列 (Field Programmable Gate Array， FPGA)平臺(tái)上以一個(gè)統(tǒng)一的時(shí)鐘速度 (以后稱(chēng)之為噪聲發(fā)生速度，即 f0)生成高速 m序列偽隨機(jī)碼流，對(duì)該序列進(jìn)行有限沖擊響應(yīng) (Finite Impulse Response， FIR)數(shù)字濾波處理，得到帶限白噪聲數(shù)字序
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1