【正文】 d4=conv_std_logic_vector(x4,4)。 x2:=y/b。 begin if(rst=39。 entity bcd is port(qi:in integer range 0 to 10000。039。 end if。stable)then if(fb39。 use 。)then count:=count+1。 entity sz is generic (v:integer:=8)。g4=39。 elsif(k4=39。039。g3=39。039。139。039。 g1,g2,g3,g4:out std_logic。 end if。 if(nu=5)then bo=not bo。 architecture bhv of fp is begin ao=fb1。 u4:js port map(fb=s0,clk=s1,g5=g5,q=p0)。 end ponent。 fb0:out std_logic)。 signal s0,s1,s2:std_logic。 use 。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學、軍事等各個領域，都有 EDA 的應用。此次課設需要用硬件描述語言（ VHDL）編寫程序，并在 Quartus II 軟件平臺上進行程序的編譯和仿真，鎖定引腳并下載到可編程邏輯 器件（試驗箱）中，進行硬件的測試。該系統(tǒng)含有對于預測試頻率超量程的標志，如下圖 17 所示 由于頻率計設計包括了四個檔位，其中乘 1檔測試頻率范圍為 1Hz～ 9999Hz，乘 10 檔測試頻率范圍為 10Hz～ 99990Hz，乘 100 檔測試頻率范圍為 100Hz～999900Hz，乘 1000 檔測試頻率范圍為 1000Hz～ 9999000Hz，所以相對應的檔位，預測試的頻率一旦超過量程就會出現(xiàn)錯誤顯示。 電路調(diào)試 該程序分為五個部分，分別實現(xiàn)預定 的功能，然后通過元件例化的方式，組合在一起，編寫頂層文件，組合在一起，形成整個系統(tǒng)，各功能相互配合以實現(xiàn)簡易頻率計的設計 ，封裝圖如圖 16 所示： 頂層文件程序中設置一系列的信號，將五個部分的程序輸入輸出信號相對應的連接起來，并與整個系統(tǒng)的封裝引腳相對應。程序中分別設置三個常量 a， b， c 其值分別 為 1000， 100， 10。計數(shù)程序中包含了系統(tǒng)對于測量數(shù)據(jù)超量程的處理，當計數(shù)值超過 9999 時， g5就會出現(xiàn)高低電平脈沖的持續(xù)變換，硬件中鎖一 LED 燈，將顯示不斷閃爍。 程序仿真波形如下圖 11 所示： 其中輸入信號 clki 為系統(tǒng)的時鐘信號，輸出信號 clko 為分頻后得到的時鐘信號，由上圖中可以看出， clko 的頻率為 clki 的 1/16。位選程序與分頻程序公共構(gòu)成頻率計四個檔位測量功能。 方案對比 圖 5 555構(gòu)成的施密特觸 發(fā)器 5 用與非門構(gòu)成的施密特觸發(fā)器因為閾值電壓易受受溫度、電源電壓及干擾的影響，穩(wěn)定性較差。 施密特觸發(fā)器電路是一種特殊的數(shù)字器件，一般的數(shù)字電路器件當輸入起過一定的閾值，其輸出一種狀態(tài)，當輸入小于這個閾值時，轉(zhuǎn)變?yōu)榱硪粋€狀態(tài)，而施密特觸發(fā)器不是單一的閾值，而是兩個閾值，一個是高電平的閾值，輸入從低電平向高電平變化時，僅當大于這個閾值時才為高電平，而從高電平向低電平變化時即使小于這個閾值，其仍看成為高電平，輸出狀態(tài)不這；低電平 閾值具有相同的特點 。計數(shù)模塊為一分頻程序，是為產(chǎn)生一個 的 時鐘脈沖圖 3 系統(tǒng)原理圖 3 送入計數(shù)模塊，用以對方波頻率測試。 關鍵詞： VHDL；可編程邏輯器件；數(shù)字頻率計；正弦波； CPLD； 目錄 設計要求 ........................................................................................................................ 1 方案論證與對比 ...................................................................................................... 1 方案一 .............................................................................................................. 1 方案二 .............................................................................................................. 1 設計原理及其實現(xiàn)過程 .......................................................................................... 2 設計總原理 ...................................................................................................... 2 塊設計和相應模塊程序 .................................................................................. 3 外圍電路模塊 ...................................................................................... 3 分頻模塊 .............................................................................................. 5 位選模塊 .............................................................................................. 6 時鐘模塊 .............................................................................................. 7 計數(shù)模塊 .............................................................................................. 8 BCD 碼轉(zhuǎn)換模塊 ...................................................................