基于fpga的高斯白噪聲發(fā)生器設計畢業(yè)設計畢業(yè)論-wenkub
2023-06-14 08:13:28 本頁面
【正文】 密度如圖 2 所示。 產生 m序列的反饋移存器的遞推方程可以寫為： 查看原圖（大圖） 它給出了移位輸入 an與移位前各級狀態(tài)的關系。 2 高斯白噪聲發(fā)生器算法分析 2． 1 偽隨機碼發(fā)生算法 偽隨機碼 (Pseudorandom Sequence， PS)的性能指標直接影響產生白噪聲的隨機性，是系統(tǒng)設汁的關鍵。 查看原圖（大圖） 首先，在現場可編程門陣列 (Field Programmable Gate Array， FPGA)平臺上以一個統(tǒng)一的時鐘速度 (以后稱之為噪聲發(fā)生速度，即 f0)生成高速 m序列偽隨機碼流，對該序列進行有限沖擊響應 (Finite Impulse Response， FIR)數字濾波處理，得到帶限白噪聲數字序列，同時在 FPGA 中實現直接數字綜合 (Direct Digital Synthesizer， DDS)算法，產生正弦數字序列，并與噪聲序列合成；其次，將以上得到的數字序列通過高速數／模轉換器 (Digital Analog Converter，DAC)轉換為模擬噪聲信 號；再次，通過 LC 低通 濾波器 以及 放大器 轉換為模擬帶限白噪聲和正弦信號，該信號即為基帶白噪聲信號。現有的硬件高斯白噪聲發(fā)生器通常分為物理噪聲發(fā)生器和數字噪聲發(fā)生器兩類，數字噪聲發(fā)生器雖然沒有物理噪聲發(fā)生器的精度高，但是實現電路較為簡單，易于應用。 0 引 言 現代通訊電子設備的抗干擾測試已經成為必須的測試項目，主要的干擾類型為噪聲干擾。在 通信 信道測試和電子對抗領 域里，噪聲始終是最基本、最常用的干擾源之一。 FPGA 技術的發(fā)展，提高了硬件噪聲發(fā)生器的速度和性能，相比基于 軟件 實現的噪聲發(fā)生器，展現出更大的優(yōu)
畢業(yè)設計相關推薦
鄂ICP備17016276號-1