【導(dǎo)讀】電梯作為現(xiàn)代化的產(chǎn)物，早在上個世紀(jì)就進入了我們的生活之中?，F(xiàn)了強大的生命力和應(yīng)用潛力。本設(shè)計介紹了基于VHDL語言設(shè)計的電梯?？刂破鳎⑦M行了電路綜合和仿真。該控制器遵循方向優(yōu)先的原則，提供6. 個樓層多用戶的載客服務(wù)并指示電梯的運行情況。通過程序調(diào)試及運行仿。指示、關(guān)門延時設(shè)置、看門狗報警、超載報警、故障報警等。目前電梯控制系統(tǒng)主要有三種控制。制方式不靈活以及消耗功率大等缺點，目前已逐漸被淘汰。般維修人員難以掌握其維修技術(shù)等缺陷。前也廣泛用于傳統(tǒng)繼電器控制系統(tǒng)的技術(shù)改造。嚴(yán)重影響電梯運行質(zhì)量。系統(tǒng)進行改造，提高電梯的運行性能。2）顯示電梯當(dāng)前所處位置和電梯上行、下行及開門、關(guān)門狀態(tài)。請求，每個請求信號保留到執(zhí)行后撤出。當(dāng)電梯內(nèi)部超載過電梯規(guī)定的人數(shù)或重量后，電。梯會自動報警，提示電梯已超載。硬件描述語言是EDA技術(shù)的重要組成部分，VHDL是作為電子設(shè)計主流。在MAX+plusII平臺上的開發(fā)具有編程軟件具有采

　　

【正文】 到達三樓時，響應(yīng)請求（ c_d3），開門卸客，進入預(yù)備下降狀態(tài)。 2 電梯在預(yù) 備下降狀態(tài)下，電梯應(yīng)超載（ full=‘ 1’），發(fā)出超載警報 alarm；超載信號消失，電梯重新進入預(yù)備下降狀態(tài)。 3 電梯接收到提前關(guān)門信號 quick， 電梯跳過關(guān)門等待時間，仿真圖 q1從 1 跳到 3；進入關(guān)門狀態(tài)。 4 電梯接收到 deng c_d3 和 d3 電梯進入預(yù)備下降狀態(tài)，并且 c_d3 和 d3 信號都可以對 q2 進行清零處理。 6 當(dāng)連續(xù)關(guān)門次數(shù)超過三次，不認(rèn)為是乘客需要，故障報警 8 總結(jié) VHDL 語言既具有高級編程語言的優(yōu)點，又有并行執(zhí)行的特性，使設(shè)計者脫離了底層電路，而在更高的層次上考慮電路的各種時序 和邏輯關(guān)系。這樣設(shè)計者可以采用自頂向下的設(shè)計方法和并行工作的設(shè)計原則。 用 VHDL 硬件描述語言的形式來進行數(shù)字系統(tǒng)的設(shè)計方便靈活，利用EDA 軟件進行編譯優(yōu)化仿真極大的減少了電路設(shè)計時間和可能發(fā)生的錯誤，降低了開發(fā)成本。這種設(shè)計方法必在將來的數(shù)字系統(tǒng)設(shè)計中發(fā)揮越來越重要的作用。 (1)在進行設(shè)計時，最主要的是先設(shè)計理清時序。在單個實現(xiàn)各個模塊功能時比較簡單。但將各個功能模塊綜合在一起之后就需要理清它們的時序，才能夠共用數(shù)據(jù)總線，使其互不干擾地工作。 (2)設(shè)計完成后要在模版上仿真，來驗證所編程序的正確性和可行 性。在仿真的時候會出現(xiàn)比較多的問題，如果能夠耐心的解決將會獲益良多。 (3)有的程序可能在仿真時時序是完全正確的，而將程序下載到板子上之后卻發(fā)現(xiàn)不對。這主要是由于各個功能實現(xiàn)時會有時延，這在仿真時是反映不出來的。因此編程時要注意在選中某個片子之前，要先將計算出的數(shù)據(jù)信號先放到數(shù)據(jù)總線上。 (4)要仔細(xì)研究仿真時所獲得的波形圖，確定所做的設(shè)計穩(wěn)定又實用。 在此次設(shè)計中，我掌握了一些使用 VHDL 語言編程的基本方法。在設(shè)計的過程中我深深的體會到， VHDL 語言實在是一個很好用的硬件描述語言。它具有強大的生命力和應(yīng)用 潛力。它必將成為數(shù)字系統(tǒng)設(shè)計中的一種重要工具。 9 參考文獻 [1]夏宇聞 從算法設(shè)計到硬線邏輯的實現(xiàn) . 北京：高等教育出版社 . [2]劉必虎，沈建國 數(shù)字邏輯電路 北京：科學(xué)出版社 . [3]龔建榮 可編程器件綜述 軍事通信技術(shù) 1997，（ 63）： 33－ 36. [4]趙全利，秦春斌，梁勇，李會萍， EDA 技術(shù)及應(yīng)用教程 .機械工業(yè)出版社 .2021. [5] 曾繁泰，陳美金 VHDL 數(shù)字系統(tǒng)設(shè)計（第二版） 清華大學(xué)出版社 202111 [6] 曾繁泰，陳美金 VHDL 程序設(shè)計 清華大學(xué)出版社 202111 [7] 盧毅 VHDL 與數(shù)字電路設(shè)計 北京：科學(xué)出版社 .2021 [8] 北京理工大學(xué) ASIC 研究所 VHDL 語言 100 例詳解 清華大學(xué)出版社 202131 [9]徐志軍，徐光輝 .CPLD/FPGA 的開發(fā)和應(yīng)用 [M].北京：電子工業(yè)出版社 .2021. [10]曾繁秦 . EDA 工程的理論與實踐 .電子工業(yè)出版社 .2021. [11]李惠升．電梯控制技術(shù)．北京：機械工業(yè)出版社 .2021. [12]楊曉慧．電子技術(shù) EDA 實踐教程．北京：國防工業(yè)出版社 . 2021． [13] 潘 松，黃繼業(yè)． EDA 技術(shù)實用教程 [M]．北京：科學(xué)出版社 .2021 [14] 楊則，龍海燕． VHDL 與數(shù)字系統(tǒng)設(shè)計 [M]．北京：電子工業(yè)出版社 .2021 [15] 潭會生，張昌凡． EDA 技術(shù)及應(yīng)用 [M]．西安：電子科技大學(xué)出版社 .2021 [16] 李伯宗，蓉暉譯． VHDL 設(shè)計表示和綜合 [M]．北京：機械工業(yè)出版社 .2021 [17] 邊計年，薛宏熙譯．用 VHDL 設(shè)計電子線路 [M]．北京：清華 大學(xué)出版社 .2021 [18]朱正偉 .EDA 技術(shù)和應(yīng)用 .清華 .2021 [19]劉燕萍，高振 斌 .EDA 實用技術(shù)和應(yīng)用 .國防工業(yè)出版社 .2021 [20]王誠，吳繼華 .Altera FPGA/CPLD 設(shè)計（高級版） .北京：人民郵電出版社 .2021 [21]汪國強 .EDA 技術(shù)與應(yīng)用 .北京：電子工業(yè)出版社 .2021 [22]謝自美 .電子線路設(shè)計實驗測試（第二版），華中科技大學(xué) .2021 [23]曾繁秦、陳美金， VHDL 程序設(shè)計 [M].北京：清華大學(xué)出版社 .2021. [23]陳嘉盛，電梯結(jié)構(gòu)原理 .機械工業(yè)出版社 .2021 [24]（ 美） James Gray VHDL Design Representation and Synthesis(Second Edition) PH PTR. [25] （美） Stefan Sjoholm Electronic circuit design with VHDL . [26] (美 ) Altera corporation .flex6000 programmable logic device family data sheet . 九 致謝 終于在三個月的忙碌中完成了畢業(yè)設(shè)計，心情瞬間舒暢許多，汗水沒有白出，努力的成果讓人欣慰。畢業(yè)設(shè)計的完成也帶表我大學(xué)生活的結(jié)束，三年的生活有苦有甜，讓人回味。 三 年間， 這個學(xué)校讓我學(xué)會很多東西，不僅僅是知識還有做人的道理。這里的一草一木都讓我難忘，每一個角落都寫滿了這三年的喜怒哀樂。 在本次論文設(shè)計過程中， 孫 老師對該論文從選題，構(gòu)思到最后定稿的各個環(huán)節(jié)給予細(xì)心指引與教導(dǎo) ,使我得以最終完成畢業(yè)論文設(shè)計。在學(xué)習(xí)中 ,孫 老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、豐富淵博的知識、敏銳的學(xué)術(shù)思維、精益求精的工作態(tài)度以及侮人不倦的師者風(fēng)范是我終生學(xué)習(xí)的楷模， 老 師們的高深精湛的造詣與嚴(yán)謹(jǐn)求實的治學(xué)精神，將 永遠(yuǎn)激勵著我。這三年中還得到眾多老師的關(guān)心支持和幫助。 “ 不積跬步無以至千里 ” ，這次畢業(yè)論文能夠最終順利完成，歸功于 大學(xué)三年 各位老師 教誨 ，使我能夠很好的掌握專業(yè) 知識，并在論文中得以體現(xiàn)。 這次做畢業(yè)設(shè)計使對 EDA 有了更細(xì)的了解，也又多學(xué)會點知識，最后還是要謝謝孫老師的指導(dǎo)！ 附錄 程序 library ieee。 use 。 use 。 use 。 entity dianti is port(clk: in std_logic。 full,deng,quick,clr:in std_logic。 c_u1,c_u2,c_u3,c_u4,c_u5:in std_logic。 c_d2,c_d3,c_d4,c_d5,c_d6:in std_logic。 d1,d2,d3,d4,d5,d6:in std_logic。 g1,g2,g3,g4,g5,g6:in std_logic。 door:out std_logic_vector(1 downto 0)。 led:out std_logic_vector(6 downto 0)。 led_c_u: out std_logic_vector(5 downto 0)。 led_c_d: out std_logic_vector(5 downto 0)。 led_d: out std_logic_vector(5 downto 0)。 wahaha: out std_logic。 ud,alarm: out std_logic。 up, down: out std_logic)。 end dianti。 architecture behav of dianti is signal d11,d22,d33,d44,d55,d66:std_logic。 signal c_u11,c_u22,c_u33,c_u44,c_u55:std_logic。 signal c_d22,c_d33,c_d44,c_d55,c_d66:std_logic。 signal q:integer range 0 to 1。 signal q1:integer range 0 to 6。 signal q2:integer range 0 to 9。 signal dd,cc_u,cc_d,dd_cc:std_logic_vector(5 downto 0)。 signal opendoor: std_logic。 signal updown:std_logic。 signal en_up,en_dw: std_logic。 begin : process (clk) begin if clk39。event and clk=39。139。then if clr=39。139。then q1=0。q2=0。wahaha=39。039。 elsif full=39。139。 then alarm=39。139。q1=0。 if q1=3 then door=10。 else door=00。 end if。 elsif q=1 then q=0。alarm=39。039。 if q2=3 then wahaha=39。139。 else if opendoor=39。139。then door=10。q1=0。q2=0。up=39。039。down=39。039。 elsif en_up=39。139。then if deng=39。139。then door=10。q1=0。q2=q2+1。 elsif quick=39。139。then q1=3。 elsif q1=6 then door=00。updown=39。139。up=39。139。 elsif q1=3 then door=01。q1=q1+1。 else q1=q1+1。door=00。 end if。 elsif en_dw=39。139。then if deng=39。139。 then door=10。q1=0。q2=q2+1。 elsif quick=39。139。then q1=3。 elsif q1=6 then door=00。updown=39。039。down=39。139。 elsif q1=3 then door=01。q1=q1+1。 else q1=q1+1。 door=00。 end if。 end if。 if g1=39。139。 then led=1001111。 if d11=39。139。or c_u11=39。139。then d11=39。039。c_u11=39。039。opendoor=39。139。 elsif dd_cc000001then en_up=39。139。opendoor=39。039。 elsif dd_cc=000000then opendoor=39。039。 end if。 elsif g2=39。139。then led=0010010。 if updown=39。139。then if d22=39。139。or c_u22=39。139。then d22=39。039。c_u22=39。039。opendoor=39。139。 elsif dd_cc000011then en_up=39。139。opendoor=39。039。 elsif dd_cc000010then en_dw=39。139。opendoor=39。039。 end if。 elsif d22=39。139。or c_d22=39。139。then d22=39。039。c_d22=39。039。opendoor=39。139。 elsif dd_cc000010then en_dw=39。139。opendoor=39。039。 elsif dd_cc000011then en_up=39。139。opendoor=39。039。 end if。 elsif g3=39。139。then led=0000110。 if updown=39。139。then if d33=39。139。or c_u33=39。139。then d33=39。039。c_u33=39。039。opendoor=39。139。 elsif dd_cc000111then en_up=39。139。opendoor=39。039。 elsif dd_cc000100then en_dw=39。139。opendoor=39。039。 end if。 elsif d33=39。139。or c_d33=39。139。then d33=39。039。c_d33=39。039。opendoor=39。139。 elsif dd_cc00001