基于vhdl的自動(dòng)打鈴設(shè)計(jì)畢業(yè)設(shè)計(jì)-資料下載頁(yè)
2025-06-27 18:48本頁(yè)面
【正文】 引腳號(hào)后進(jìn)行引腳鎖定，首先選擇Assignments pin。 引腳鎖定窗口雙擊CLK欄的location，確定對(duì)應(yīng)的引腳號(hào)。管腳鎖定后需要重新編譯，選擇Processing Start Compilation命令，進(jìn)行編譯。 引腳鎖定 下載驗(yàn)證把編程電纜一頭接到計(jì)算機(jī)的并口，一頭接到試驗(yàn)箱的J2接口上。選擇Tool Programmer 命令，彈出如圖窗口，在Mode表框中選擇JTAG，并選中（打鉤）下載文件右側(cè)的第一個(gè)小方框。在Hardware Setup表框中選擇ByteBlasterLPT1，如果顯示“No Hardware”，單擊Add Hardware按鈕，添加ByteBlasterLPT1。單擊Start按鈕即進(jìn)入對(duì)目標(biāo)器件FPGA的配置下載。： 下載設(shè)置最后進(jìn)行硬件驗(yàn)證，在試驗(yàn)箱上，按下模式選擇鍵選擇模式顯示為6，把時(shí)鐘clock0短路帽接在1Hz上，觀察數(shù)碼管8的輸出。通過(guò)試驗(yàn)箱驗(yàn)證，本設(shè)計(jì)能實(shí)現(xiàn)自動(dòng)打鈴的功能。 總結(jié)本設(shè)計(jì)表明，基于VHDL語(yǔ)言的自動(dòng)打鈴系統(tǒng)設(shè)計(jì)離不開(kāi)先進(jìn)的EDA工具的支持。基于VHDL語(yǔ)言的結(jié)構(gòu)化、層次化的設(shè)計(jì)方法是整個(gè)打鈴系統(tǒng)的主要設(shè)計(jì)方法。為了實(shí)現(xiàn)自動(dòng)打鈴的設(shè)計(jì)要求，在整個(gè)設(shè)計(jì)包括了計(jì)時(shí)器模塊、校時(shí)模塊及顯示打鈴模塊。分和秒計(jì)數(shù)器模塊為60進(jìn)制的計(jì)數(shù)器，時(shí)模塊為24進(jìn)制的計(jì)數(shù)器。計(jì)數(shù)器模塊實(shí)現(xiàn)的是時(shí)鐘計(jì)時(shí)的功能，會(huì)和時(shí)鐘一樣進(jìn)行正常計(jì)時(shí)，頻率為1Hz。計(jì)時(shí)器在秒計(jì)時(shí)到59秒時(shí)向分進(jìn)位，然后清零后重新開(kāi)始進(jìn)行60進(jìn)制的計(jì)數(shù)。同樣的，分計(jì)數(shù)器在計(jì)時(shí)到59分時(shí)時(shí)計(jì)數(shù)器會(huì)自動(dòng)的加1。然后分計(jì)數(shù)器清零重新開(kāi)始分計(jì)時(shí)。而當(dāng)時(shí)計(jì)數(shù)器計(jì)數(shù)到24時(shí)，整個(gè)計(jì)數(shù)器模塊都會(huì)全部清零，重新進(jìn)行計(jì)時(shí)。另外增加的校時(shí)模塊式為了調(diào)節(jié)系統(tǒng)時(shí)間，當(dāng)系統(tǒng)時(shí)間和實(shí)際時(shí)間產(chǎn)生較大的誤差時(shí)，按在校時(shí)模塊的KK2鍵對(duì)系統(tǒng)的分和時(shí)進(jìn)行調(diào)整。當(dāng)系統(tǒng)處于調(diào)分或調(diào)時(shí)狀態(tài)時(shí)，系統(tǒng)不會(huì)進(jìn)行正常計(jì)時(shí)。整個(gè)設(shè)計(jì)是實(shí)現(xiàn)自動(dòng)打鈴功能，在預(yù)定的時(shí)間段規(guī)定的時(shí)間內(nèi)鈴聲響起響鈴時(shí)間要在顯示打鈴模塊對(duì)其進(jìn)行控制，增加IF判斷語(yǔ)句對(duì)鈴聲進(jìn)行30秒控制。即在鈴聲該響起的時(shí)間連續(xù)給揚(yáng)聲器30秒的高電平，只要揚(yáng)聲器處于高電平期間，揚(yáng)聲器就會(huì)響起。經(jīng)過(guò)實(shí)驗(yàn)箱下載驗(yàn)證后揚(yáng)聲器按預(yù)定的要求響起30秒，通過(guò)此次實(shí)驗(yàn)，我了解了EDA強(qiáng)大的硬件功能，通過(guò)學(xué)習(xí)VHDL語(yǔ)言，對(duì)系統(tǒng)的各個(gè)模塊進(jìn)行編寫(xiě)程序、調(diào)試、仿真，到運(yùn)行。最后下載到實(shí)驗(yàn)箱后鈴聲響起。VHDL的強(qiáng)大應(yīng)用功能在以后還需要進(jìn)一步的去學(xué)習(xí)和掌握，自動(dòng)打鈴系統(tǒng)的設(shè)計(jì)只涉及到了EDA技術(shù)的一小部分，要想學(xué)得更多東西還要去深入的去挖掘。Su蘇州蘇州蘇州大學(xué)本科生畢業(yè)設(shè)計(jì)參考文獻(xiàn)(1)李云、侯傳教、[M].(2）陳雪松 、滕立中. VHDL入門(mén)與應(yīng)用[M].(3)趙世霞、[M].(4)侯伯亨、劉凱、[M].。西安電子科技大學(xué)出版社(5)周潤(rùn)景、 II的數(shù)字系統(tǒng)Verilog HDL 設(shè)計(jì)實(shí)例詳解[M]. 附錄 芯片引腳對(duì)照表結(jié)構(gòu)圖上的信號(hào)名GW48CCP，GWAK100AEP1K100QC208GW48SOC+/ GW48DSPEP20K200/300EQC240GWAK30/50EP1K30/50TQC144 GWAC3EP1C3TC144引腳號(hào)引腳名稱引腳號(hào)引腳名稱引腳號(hào)引腳名稱引腳號(hào)引腳名稱PIO07I/O224I/O08I/O01I/O0PIO18I/O225I/O19I/O12I/O1PIO817I/O235I/O820I/O811DPCLK1PIO918I/O236I/O921I/O932VREF2B1PIO1630I/O7I/O1630I/O1639I/O16PIO1731I/O8I/O1731I/O1740I/O17PIO1836I/O9I/O1832I/O1841I/O18PIO1937I/O10I/O1933I/O1942I/O19PIO2038I/O11I/O2036I/O2047I/O20PIO2139I/O13I/O2137I/O2148I/O21PIO2240I/O16I/O2238I/O2249I/O22PIO2341I/O17I/O2339I/O2350I/O23PIO2444I/O18I/O2441I/O2451I/O24PIO2545I/O20I/O2542I/O2552I/O25PIO26113I/O131I/O2665I/O2667I/O26PIO27114I/O133I/O2767I/O2768I/O27PIO28115I/O134I/O2868I/O2869I/O28PIO29116I/O135I/O2969I/O2970I/O29PIO31120I/O138I/O3172I/O3172I/O31PIO32121I/O143I/O3273I/O3273I/O32PIO33122I/O156I/O3378I/O3374I/O33PIO34125I/O157I/O3479I/O3475I/O34PIO35126I/O160I/O3580I/O3576I/O35PIO36127I/O161I/O3681I/O3677I/O36PIO37128I/O163I/O3782I/O3778I/O37PIO38131I/O164I/O3883I/O3883I/O38PIO39132I/O166I/O3986I/O3984I/O39SPEAKER148I/O184I/O99I/O50129I/OCLOCK0182I/O185I/O126INPUT1123I/OCLOCK2184I/O181I/O54INPUT3124I/O
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1