【正文】 超載報(bào)警 81 看門狗報(bào)警 以上就 是電梯 FPGA 用戶端口的分配 FPGA JTAG接口及配置芯片 接法 FPGA 器件有三類配置下載 方式：主動(dòng)配置方式（ AS）和被動(dòng)配置方式（ PS）和最常用的 (JTAG)配置方式。 PS 則由外部計(jì)算機(jī)或控制器控制配置過程。 本設(shè)計(jì)采用 JTAG接口配置，通過 ByteBlaster 電纜直接編程到器件中。 該器件有如下配置方式： 主動(dòng)串行配置（ AS）主動(dòng)并行升址和降址配置（ APU/APD）被動(dòng)并行同步配置（ PPS）被動(dòng)并行異步配置（ PPA）被動(dòng) 串行配置（ PS） 采用 主動(dòng)串行配置（ AS）該配置使用 ALTERA 公司提供的配置 EPROM（如 EPC1213）作為器件的配置數(shù)據(jù)源，配置 EPROM 以串行位流（ bitstream）方式向器件提供 。集成三端穩(wěn)壓器因其穩(wěn)壓精度高、工作穩(wěn)定可靠、外圍電路簡單、容易設(shè)計(jì)和制作、體積小、重量輕、成本低、維修簡單等優(yōu)點(diǎn)，所以在各種電源電路中得到了普遍的應(yīng)用。一般典型而有效的濾波電路就是使用電容濾波、電感濾波，利用電抗元件在電路中有儲能的作用，濾去電源中的脈動(dòng)成分，從而得到比較平滑的電源波形。 10％左右的波動(dòng) )、負(fù)載和溫度 的變化而變化。 按輸出電流應(yīng)有 10％ 的余量， 通過計(jì)算， C1 //C21m in Vi2/1 ? ?10ms0I0dt 10ms 為交流電網(wǎng)電壓周期的一半 Vi min=，求得 C1 =220uF C2=100NF (2)確定電壓 V2，可用下式進(jìn)行計(jì)算： ?????? ??? C1/ / 1V2 通過計(jì)算，得： V2=9． 9V。另外，集成三端穩(wěn)壓器在輸出電流較大時(shí)，應(yīng)配上散熱器。它與國家半導(dǎo)體的工業(yè)標(biāo)準(zhǔn)器件 LM317 有相同的管腳排列。電 路包含 1 個(gè)齊納調(diào)節(jié)的帶隙參考電壓以確保輸出電壓的精度在 177。特性 提供 、 、 、 、5V 和可調(diào)電壓的型號 節(jié)省空間的 SOT223 和 LLP 封裝 電流限制和熱保護(hù)功能 輸出電流可達(dá) 800mA 線性調(diào)整率： % (Max) 負(fù)載調(diào)整率： % (Max) 溫度范圍－ LM1117： 0℃ ~125℃ － LM1117I： 40℃ ~125℃ 開關(guān)請求信號設(shè)計(jì) 光電耦合器是以光為媒介傳輸電信號的一種電一光一電轉(zhuǎn)換器件。光電耦合器的種類較多，常見有光電二極管型、光電三極管型、光敏電阻型、光控晶閘管型、光電達(dá)林頓型、集成電路型等。共陽數(shù)碼管是 指將所有發(fā)光二極管的陽極接到一起形成公共陽極 (COM)的數(shù)碼管。共陰數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極 COM 接到地線 GND 上，當(dāng)某一字段發(fā)光二極管的陽極為高電平時(shí)，相應(yīng)字段就點(diǎn)亮。靜態(tài)驅(qū)動(dòng)是指每個(gè)數(shù)碼管的每一個(gè)段碼都由一個(gè) I/O 端口進(jìn)行驅(qū)動(dòng)，或者使用如 BCD 碼二 十進(jìn)制譯碼器譯碼進(jìn)行驅(qū)動(dòng)。由于電梯又是每秒上升或下降一層，所以就可以通過一個(gè)統(tǒng)一的周期的時(shí)鐘來觸發(fā)狀態(tài)機(jī)。標(biāo)準(zhǔn)狀態(tài)機(jī)通?？煞譃?Moore 和 Mealy兩種類型。它包括兩個(gè)主要部分：即組合邏輯部分和寄存器。 狀態(tài)機(jī)經(jīng)歷一系列狀態(tài)，下一狀態(tài)由狀態(tài)譯碼器根據(jù)當(dāng)前狀態(tài)和輸入條件決定。除了轉(zhuǎn)移之外，復(fù)雜的狀態(tài)機(jī)還具有重復(fù)和歷程功能。當(dāng)給 FSM 一個(gè)新的輸入時(shí)，它就會產(chǎn)生一個(gè)輸出。它們是等價(jià)的，相互之間可以轉(zhuǎn) 換。狀態(tài)變量定義為信號，便于信息傳遞，并將狀態(tài)變量的數(shù)據(jù)類型定義為含有既定狀態(tài)元素的新定義的數(shù)據(jù)類型。 3 ）主控組合進(jìn)程 根據(jù)外部輸入的控制信號（包括來自外部的和狀態(tài)機(jī)內(nèi)容的非主控進(jìn)程的信號）或（和）當(dāng)前狀態(tài)值確定下一狀態(tài) next_state 的取值內(nèi)容，以及對外或?qū)?nèi)部其他進(jìn)程輸 出控制信號的內(nèi)容。必要時(shí)還可以引入第三個(gè)進(jìn)程完成其它的邏輯功能。 電梯接收到請求信號后，都必須作預(yù)操作。反之，則是下降請求信號。處于二樓時(shí)，電梯則可能出現(xiàn)三種情況： ① 電梯并沒有接收到梯內(nèi)梯外的任何請求信號時(shí)，電梯返回一樓待機(jī)； ② 電梯接收到上升請求信號，進(jìn)入預(yù)上升狀態(tài)； ③ 電梯接收到下降請求信號，進(jìn)入預(yù)下降狀態(tài)。 狀態(tài)流程圖 超載狀態(tài)時(shí)電梯關(guān)門動(dòng)作取消，同時(shí)發(fā)出警報(bào)，直到警報(bào)被清除； 故障時(shí)電梯不執(zhí)行關(guān)門動(dòng)作，同時(shí)發(fā)出警報(bào)，直到警報(bào)被清除（看門狗信號有效的條件是一層樓連續(xù)發(fā)生關(guān)門中斷情況超過 3 次）。 use 。 超載、關(guān)門中斷、提前關(guān)門清除報(bào)警信號 c_u1,c_u2,c_u3,c_u4,c_u5: in std_logic。 到達(dá)樓層信號 door : out std_logic_vector(1 downto 0)。 電梯外人下降請求信號顯示 led_d : out std_logic_vector(9 downto 0)。 電機(jī)控制信號和電梯運(yùn)動(dòng) end dianti。 電梯內(nèi)外請 信求 號寄存器 signal opendoor:std_logic。d55amp。d11。 c_u55amp。c_u11。c_d33amp。 電梯外人下降請求信號并置 dd_cc=dd or cc_u or cc_d。 （ C）電梯控制程序仿真局部放大圖 2 ，響應(yīng)請求（ d_6），開門卸客，進(jìn)入預(yù)備下降狀態(tài) 2．電梯下降經(jīng)過五樓四樓都不停，到達(dá)三樓開門卸客，電梯進(jìn)入預(yù)備下降狀態(tài)。 4 電梯接收到 deng c_d3 和 d3 電梯進(jìn)入預(yù)備下降狀態(tài)，并且 c_d3 和 d3 信號都可以對 q2 進(jìn)行清零處理。這種設(shè)計(jì)方法必在將來的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來越重要的作用。 (2)設(shè)計(jì)完成后要在模版上仿真，來驗(yàn)證所編程序的正確性和可行 性。因此編程時(shí)要注意在選中某個(gè)片子之前，要先將計(jì)算出的數(shù)據(jù)信號先放到數(shù)據(jù)總線上。它具有強(qiáng)大的生命力和應(yīng)用 潛力。 三 年間， 這個(gè)學(xué)校讓我學(xué)會很多東西，不僅僅是知識還有做人的道理。這三年中還得到眾多老師的關(guān)心支持和幫助。 use 。 c_u1,c_u2,c_u3,c_u4,c_u5:in std_logic。 door:out std_logic_vector(1 downto 0)。 led_d: out std_logic_vector(5 downto 0)。 end dianti。 signal q:integer range 0 to 1。 signal opendoor: std_logic。event and clk=39。then q1=0。 elsif full=39。q1=0。 elsif q=1 then q=0。139。q1=0。down=39。then if deng=39。q2=q2+1。 elsif q1=6 then door=00。139。door=00。then if deng=39。q2=q2+1。 elsif q1=6 then door=00。139。 door=00。139。or c_u11=39。c_u11=39。 elsif dd_cc000001then en_up=39。 elsif dd_cc=000000then opendoor=39。139。then if d22=39。then d22=39。opendoor=39。opendoor=39。opendoor=39。139。039。139。039。039。then led=0000110。139。039。139。039。039。or c_d33=39。c_d33=39。 elsif dd_cc000010t。opendoor=39。then d33=39。 elsif d33=39。139。139。039。139。139。 elsif g3=39。139。139。039。139。 end if。 elsif dd_cc000010then en_dw=39。 elsif dd_cc000011then en_up=39。c_u22=39。or c_u22=39。 if updown=39。 end if。opendoor=39。opendoor=39。then d11=39。 if d11=39。 end if。q1=q1+1。039。139。 then door=10。 elsif en_dw=39。q1=q1+1。139。139。then door=10。 elsif en_up=39。up=39。139。039。 else door=00。 then alarm=39。wahaha=39。then if clr=39。 signal en_up,en_dw: std_logic。 signal q2:integer range 0 to 9。 signal c_u11,c_u22,c_u33,c_u44,c_u55:std_logic。 ud,alarm: out std_logic。 led_c_u: out std_logic_vector(5 downto 0)。 d1,d2,d3,d4,d5,d6:in std_logic。 entity dianti is port(clk: in std_logic。 這次做畢業(yè)設(shè)計(jì)使對 EDA 有了更細(xì)的了解，也又多學(xué)會點(diǎn)知識，最后還是要謝謝孫老師的指導(dǎo)！ 附錄 程序 library ieee。 在本次論文設(shè)計(jì)過程中， 孫 老師對該論文從選題，構(gòu)思到最后定稿的各個(gè)環(huán)節(jié)給予細(xì)心指引與教導(dǎo) ,使我得以最終完成畢業(yè)論文設(shè)計(jì)。 9 參考文獻(xiàn) [1]夏宇聞 從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn) . 北京：高等教育出版社 . [2]劉必虎，沈建國 數(shù)字邏輯電路 北京：科學(xué)出版社 . [3]龔建榮 可編程器件綜述 軍事通信技術(shù) 1997，（ 63）： 33－ 36. [4]趙全利，秦春斌，梁勇，李會萍， EDA 技術(shù)及應(yīng)用教程 .機(jī)械工業(yè)出版社 .2021. [5] 曾繁泰，陳美金 VHDL 數(shù)字系統(tǒng)設(shè)計(jì)（第二版） 清華大學(xué)出版社 202111 [6] 曾繁泰，陳美金 VHDL 程序設(shè)計(jì) 清華大學(xué)出版社 202111 [7] 盧毅 VHDL 與數(shù)字電路設(shè)計(jì) 北京：科學(xué)出版社 .2021 [8] 北京理工大學(xué) ASIC 研究所 VHDL 語言 100 例詳解 清華大學(xué)出版社 202131 [9]徐志軍，徐光輝 .CPLD/FPGA 的開發(fā)和應(yīng)用 [M].北京：電子工業(yè)出版社 .2021. [10]曾繁秦 . EDA 工程的理論與實(shí)踐 .電子工業(yè)出版社 .2021. [11]李惠升．電梯控制技術(shù)．北京：機(jī)械工業(yè)出版社 .2021. [12]楊曉慧．電子技術(shù) EDA 實(shí)踐教程．北京：國防工業(yè)出版社 . 2021． [13] 潘 松，黃繼業(yè)． EDA 技術(shù)實(shí)用教程 [M]．北京：科學(xué)出版社 .2021 [14] 楊則，龍海燕． VHDL 與數(shù)字系統(tǒng)設(shè)計(jì) [M]．北京：電子工業(yè)出版社 .2021 [15] 潭會生，張昌凡． EDA 技術(shù)及應(yīng)用 [M]．西安：電子科技大學(xué)出版社 .2021 [16] 李伯宗，蓉暉譯． VHDL 設(shè)計(jì)表示和綜合 [M]．北京：機(jī)械工業(yè)出版社 .2021 [17] 邊計(jì)年，薛宏熙譯．用 VHDL 設(shè)計(jì)電子線路 [M]．北京：清華 大學(xué)出版社 .2021 [18]朱正偉 .EDA 技術(shù)和應(yīng)用 .清華 .2021 [19]劉燕萍，高振 斌 .EDA 實(shí)用技術(shù)和應(yīng)用 .國防工業(yè)出版社 .2021 [20]王誠，吳繼華 .Altera FPGA/CPLD 設(shè)計(jì)（高級版） .北京：人民郵電出版社 .2021 [21]汪國強(qiáng) .EDA 技術(shù)與應(yīng)用 .北京：電子工業(yè)出版社 .2021 [22]謝自美 .電子線路設(shè)計(jì)實(shí)驗(yàn)測試（第二版），華中科技大學(xué) .2021 [23]曾繁秦、陳美金， VHDL 程序設(shè)計(jì) [M].北京：清華大學(xué)出版社 .2021. [23]陳嘉盛，電梯結(jié)構(gòu)原理 .機(jī)械工業(yè)出版社 .2021 [24]（ 美） James Gray VHDL Design Representation and Synthesis(Second Edition) PH PTR. [25] （美） Stefan Sjoholm Electronic circuit design with VHDL . [26] (美 ) Altera corporation .flex6000 programmable logic device family data sheet . 九 致謝 終于在三個(gè)月的忙碌中完成了畢業(yè)設(shè)計(jì)，心情瞬間舒暢許多，汗水沒有白出，努力的成果讓人欣慰。 在此次設(shè)計(jì)中，我掌握了一些使用 VHDL 語言編程的基本方法。 (3)有的程序可能在仿真時(shí)時(shí)序是完全正確的，而將程序下載到板子上之后卻發(fā)現(xiàn)不對。在單個(gè)實(shí)現(xiàn)各個(gè)模塊功能時(shí)比較簡單。這樣設(shè)計(jì)者可以采用自頂向下的設(shè)計(jì)方法和并行工作的設(shè)計(jì)原則。 2 電梯在預(yù) 備下降狀態(tài)下，電梯應(yīng)超載（ full=