【導(dǎo)讀】設(shè)計(jì)周期長(zhǎng),花費(fèi)大,可移植性差。本設(shè)計(jì)是用直接數(shù)字頻率合成器,設(shè)計(jì)出兩個(gè)相互。正交的信號(hào)，該信號(hào)發(fā)生器輸出信號(hào)的頻率范圍為：0-400MHz，頻率分辨率：，頻率誤差范圍:-2%～2%，相位差的誤差<4&#176;位變化連續(xù)等諸多優(yōu)點(diǎn)。使用單片機(jī)靈活的控制能力與FPGA器件的高性能、高集成度相。結(jié)合，可以克服傳統(tǒng)DDS設(shè)計(jì)中的不足，從而設(shè)計(jì)開(kāi)發(fā)出性能優(yōu)良的DDS系統(tǒng)。

　　

【正文】 ，輸入寄存器可用于保存此瞬間出現(xiàn)的數(shù)據(jù)。有時(shí)，微機(jī)控制系統(tǒng)要求同時(shí)輸出多個(gè)模擬量參數(shù)，此時(shí)對(duì)應(yīng)于每一種參數(shù)需要一片 DAC0832，每片 DAC0832 的轉(zhuǎn)換時(shí)間相同，就可采用 DAC寄存器對(duì) CPU分時(shí)輸入到輸入寄存器的各參數(shù)在同一時(shí)刻開(kāi)始鎖存，進(jìn)而同時(shí)產(chǎn)生各模擬信號(hào)。 控制信號(hào) ILE、 、 用來(lái)控制輸入寄存器。當(dāng) ILE 為高電平， 為低電平， 為負(fù)脈沖時(shí)，在 LE 產(chǎn)生正脈沖；其中 LE為高電平時(shí)，輸入寄存 器的狀態(tài)隨數(shù)據(jù)輸入線狀態(tài)變化， LE的負(fù)跳變將輸入數(shù)據(jù)線上的信息存入輸入寄存器。 控制信號(hào) 和 用來(lái)控制 8位 A/D轉(zhuǎn)換器。當(dāng) 為低電平， 輸入負(fù)脈沖時(shí)，則在 LE 產(chǎn)生正脈沖；其中 LE為高電平時(shí)， DAC 寄存器的輸入與輸出的狀態(tài)一致， LE 負(fù)跳變，輸入寄存器內(nèi)容存入 DAC 寄存器。 DAC0832 的數(shù)據(jù)輸出方式 在微機(jī)應(yīng)用系統(tǒng)中 ,通常使用的是電壓信號(hào) ,而DAC0832 輸出的是電流信號(hào)，這就需要由運(yùn)算放大器組成的電路實(shí)現(xiàn)轉(zhuǎn)換。其中四川理工學(xué)院本科畢業(yè) (設(shè)計(jì) )論文 24 有輸出電壓各自極性固定的單位 性輸出和在隨動(dòng)系統(tǒng)中輸出電壓有正負(fù)極性的雙極性輸出兩種輸出方式。 3. DAC 0832 同 CPU 的連接 微處理器與 DAC0832 之間可以不加鎖存器，而是利用 DAC0832 內(nèi)部鎖存器，將 CPU 通過(guò)數(shù)據(jù)總線直接向 DAC0832 輸出的停留時(shí)間很短的數(shù)據(jù)保存，直至轉(zhuǎn)換結(jié)束。 DAC0832 同 CPU 的接口如圖 310 所示 .DAC0832 作為微處理器的一個(gè)端口，用地址 92H的選通作為 和 的控制信號(hào)，微處理器的寫(xiě)信號(hào)直接來(lái)控制和 。 圖 310 DAC0832和 CPU連接電路 本系統(tǒng) D/A 轉(zhuǎn)換電路圖 311 王進(jìn)：基于 DDS 信號(hào)發(fā)生器的電路設(shè)計(jì) 25 圖 311 D/A轉(zhuǎn)換電路圖 DAC0832 芯片原理 管腳功能介紹 （ 如圖 312所示 ） 圖 312 DAC0832管腳圖 (1) DI7～ DI0： 8位的數(shù)據(jù)輸入端， DI7為最高位。 (2) IOUT1：模擬電流輸出端 1，當(dāng) DAC 寄存器中數(shù)據(jù) 全為 1時(shí)，輸出電流最大，當(dāng) DAC 寄存器中數(shù)據(jù) 全為 0 時(shí)，輸出電流為 0。 (3) IOUT2：模擬電流輸出端 2， IOUT2與 IOUT1的和為一個(gè)常數(shù)，即 IOUT1＋ IOUT2＝常數(shù)。 (4) RFB：反饋電阻引出端， DAC0832 內(nèi)部已經(jīng)有反饋電阻，所以 RFB端可以直接接到外部運(yùn)算放大器的輸出端，這樣相當(dāng)于將一個(gè)反饋電阻接在運(yùn)算放大器的輸出端和輸入端之間。 四川理工學(xué)院本科畢業(yè) (設(shè)計(jì) )論文 26 (5) VREF：參考電壓輸入端，此端可接一個(gè)正電壓，也可接一個(gè)負(fù)電壓，它決定 0至 255 的數(shù)字量轉(zhuǎn)化出來(lái)的模擬量電壓值的幅度， VREF范圍為 (+10～ 10)V。 VREF端與 D/A 內(nèi)部 T形電阻網(wǎng)絡(luò)相連。 (6) Vcc：芯片供電電壓，范圍為 (+5~ 15)V。 (7) AGND：模擬量地，即模擬電路接地端。 (8) DGND：數(shù)字量地。 當(dāng) WR2 和 XFER 同時(shí)有效時(shí)， 8位 DAC 寄存器端為高電平 “1” ，此時(shí) DAC寄存器的輸出端 Q跟隨輸入端 D也就是輸入寄存器 Q 端的電平變化；反之，當(dāng)端為低電平 “0” 時(shí)，第一級(jí) 8位輸入寄存器 Q端的狀態(tài)則鎖存到第二級(jí) 8 位 DAC 寄存器中，以便第三級(jí) 8 位 DAC 轉(zhuǎn)換器進(jìn)行 D/A 轉(zhuǎn)換。 一般情況下為了簡(jiǎn)化接口電路，可以把和直接接地，使第二級(jí) 8位 DAC 寄存器的輸入端到輸出端直通，只有第一級(jí) 8 位輸入寄存器置成可選通、可鎖存的單緩沖輸入方式。 特殊情況下可采用雙緩沖輸入方式，即把兩個(gè)寄存器都分別接成受控方式 制作低頻信號(hào)發(fā)生器有 許多方案：主要有單緩沖方式，雙緩沖方式和直通方式。 單緩沖方式 具有 適用于只有一路模擬信號(hào)輸出或幾路模擬信號(hào)非同步輸出的情形的優(yōu)點(diǎn) ，但是 電路線路連接比較簡(jiǎn)單 。而 雙緩沖方式適用于在需要同時(shí)輸出幾路模擬信號(hào)的場(chǎng)合 ， 每一路模擬量輸出需一片 DAC0832 芯片，構(gòu)成多個(gè)DAC0832 同步輸出電路 ， 程序簡(jiǎn)單化 ，但是 電路線路連接比較復(fù)雜。根據(jù)以上分析，我們的課題選擇了單緩沖方式使用方便，程序簡(jiǎn)單，易操作。 DAC0832 主要是用于波形的數(shù)據(jù)的傳送，是本 題 目電路中的主要芯片 一、 D/A 轉(zhuǎn)換器的性能指標(biāo)： ：輸出模擬 電壓應(yīng)能區(qū)分 0～ 2n1共 2n個(gè)輸入數(shù)字量。表示方法： （ 1）用輸入二進(jìn)制數(shù)的位數(shù)表示；如 8位。 （ 2) 用輸出模擬電壓的最小值與最大值的比值表示。指最小輸出電壓和最大輸出電壓之比。 DAC0808 的分辨率為 1/256。 2．精度： DAC 實(shí)際輸出電壓與理想的輸出電壓的偏差。 DAC0808 的最大滿刻度偏差為 +1LSB 。 3．線性度： DAC 實(shí)際傳輸特性曲線與理想的傳輸特性曲線的偏差。 DAC0808的最大誤差為 +% 。 4．溫度靈敏度：在輸入不變的情況下，輸出模擬電壓隨溫度變化產(chǎn)生的變化量。一般用滿刻 度輸出條件下溫度每升高 1℃，輸出電壓變化的百分?jǐn)?shù)作為溫度系數(shù)。 5．轉(zhuǎn)換速度：用完成一次轉(zhuǎn)換所需的時(shí)間 —— 建立時(shí)間 Tset 來(lái)衡量。建立時(shí)間：輸入信號(hào)從開(kāi)始變化到輸出電壓進(jìn)入與穩(wěn)態(tài)值相差 1/2LSB 范圍以內(nèi)的王進(jìn)：基于 DDS 信號(hào)發(fā)生器的電路設(shè)計(jì) 27 時(shí)間。輸入信號(hào)由全 0變?yōu)槿?1所需時(shí)間最長(zhǎng)。當(dāng)外接運(yùn)放時(shí)，轉(zhuǎn)換時(shí)間還應(yīng)加上運(yùn)放的上升（下降）時(shí)間。 ? ? ? ?ROsTR SVtT m axm ax ?? （ 3— 2） 式中 ? ?maxTRT 為轉(zhuǎn)換 時(shí)間 ， st 為建立時(shí)間， ? ?maxoV 輸出最大電壓值， RS 為運(yùn)放輸出轉(zhuǎn)換速率。 二、 D/A 轉(zhuǎn)換器的分類 D/A 轉(zhuǎn)換器的品種繁多、性能各異。按輸入數(shù)字量的位數(shù)分： 8位、 10 位、12位和 16 位等；按輸入的數(shù)碼分：二進(jìn)制方式和 BCD碼方式；按傳送數(shù)字量的方式分：并行方式和串行方式；按輸出形式分：電流輸出型和電壓輸出型，電壓輸出型又有單極性和雙極性；按與單片機(jī)的接口分：帶輸入鎖 存的和不帶輸入鎖存的。 三、 雙極性輸出實(shí)現(xiàn) I o u t1I o u t2V f bD A C 0 8 3 2U1567B1098CR 2 = RR 1 = 2 RR 3 = 2 RRV o u t2V r e f = (數(shù)字碼 1 2 8 ) / 1 2 8+ 5 VV o u t 1I1I2 圖 313 D/A轉(zhuǎn)換器雙極性輸出電路 圖 313中，運(yùn)算放大器 A2的作用是把運(yùn)算放大器 A1的單向輸出電壓轉(zhuǎn)換成雙向輸出電壓。其原理是將 A2的輸入端Σ通過(guò)電阻 R1與參考電壓 VREF相連， VREF經(jīng) R1向 A2提供一個(gè)偏流 I1，其電流方向與 I2相反，因此運(yùn)算放大器 A2的輸入電流為 I I2之代數(shù)和。則 D/A 轉(zhuǎn)換器的總輸出電壓為： URRWRRWVU REF ????? 211 （ 11） 25639。nREF DVU ??? （ 12） REFV 為 DAC0832 提供的參考電壓， 39。nD 輸入的波形數(shù)據(jù)。由上兩式可得： 四川理工學(xué)院本科畢業(yè) (設(shè)計(jì) )論文 28 )1256(256 1239。39。211 RRDRWVDVRRWRRWVU nR E FnR E FR E F ?????????? （ 13） 取 21 2RR? ，當(dāng) 039。 ?nD 時(shí)， 21 2RRWVU REF ??? ； 12839。 ?nD 時(shí)， 01?U ； 25539。 ?nD時(shí)， 21 2RRWVU REF ?? 。由上述分析可看出， 39。nD 取不同數(shù)據(jù)時(shí)（ 0～ 255），可得對(duì)稱的雙極性波形輸出。再取 1RRW? ，則式（ 11）可表示為： )1128( 39。1 ??? nREF DVU 由上式可知，輸出信號(hào)的幅度受 REFV 的改變而改變。王進(jìn)：基于 DDS 信號(hào)發(fā)生器的電路設(shè)計(jì) 29 結(jié)束語(yǔ) 兩個(gè)月的畢業(yè)設(shè)計(jì)終于要結(jié)束了 ,在這對(duì)這回所做的設(shè)計(jì)和心得來(lái)總結(jié)一下 ,在這兩個(gè)月里按照任務(wù)要求 ,利用單片機(jī)做出信號(hào)發(fā)生器 .在做的過(guò)程中 ,通過(guò)以往對(duì) 單片機(jī)原理這門(mén)課程 的學(xué)習(xí)和理解以及 在老師和同學(xué)的幫助下 ,對(duì)單片機(jī)的認(rèn)識(shí)有了進(jìn)一步的認(rèn)識(shí)和使用 .在學(xué)習(xí)單片機(jī)的時(shí)候 ,首先要理解清楚其工作原理和工作時(shí)序 ,那樣的話才能對(duì)所要求電路進(jìn)行編程 .還有就是在做設(shè)計(jì)的時(shí)候要認(rèn)真一點(diǎn) ,那點(diǎn)錯(cuò)了要換 個(gè)思維方式在做 ,找到錯(cuò)誤的知識(shí)點(diǎn) ,在看書(shū)或者問(wèn)老師來(lái)解決 .在剩下就是謝謝老師和同學(xué)們這些天的教導(dǎo)和幫助 . 四川理工學(xué)院本科畢業(yè) (設(shè)計(jì) )論文 30 致 謝 持續(xù)緊張和忙碌兩個(gè)多月的畢業(yè)設(shè)計(jì)終于完了，在此我特別感謝帶我的指導(dǎo)老師 張 老師，在這次畢業(yè)設(shè)計(jì)中對(duì)我的的耐心指導(dǎo)和幫助。還有各位領(lǐng)導(dǎo)在此期間對(duì)我的幫助和鼓勵(lì)，使我在設(shè)計(jì)的時(shí)候信心十足。感謝學(xué)校給我門(mén)這次畢業(yè)設(shè)計(jì)的機(jī)會(huì)和其它的幫助。還有一同討論、幫助我設(shè)計(jì)的同學(xué)表示感謝。 在這次畢業(yè)設(shè)計(jì)中，老師的教導(dǎo)和同學(xué)們的協(xié)作，使我受益匪淺。感謝幾位舍友在我?guī)状闻獊G資料的情況下幫助我共同完成任務(wù)。 沒(méi)有 老 師和 他們的幫助 、查找 資料 。 對(duì)于我一個(gè)對(duì) 單片機(jī) 知識(shí)一竅不通的人來(lái)說(shuō)要想在短短的幾個(gè)月的時(shí)間里學(xué)習(xí)到網(wǎng)絡(luò)知識(shí)并完成畢業(yè)論文是 很困難 的事情。 所以，謝謝指導(dǎo)老師和幾位舍友。謝謝各位領(lǐng)導(dǎo)，謝謝您 四川 理工學(xué)院。 王進(jìn)：基于 DDS 信號(hào)發(fā)生器的電路設(shè)計(jì) 31 參考文獻(xiàn) [1] 鄭鳳濤 ,陳金佳 .基于 CPLD的數(shù)控正弦波的信號(hào)源的設(shè)計(jì) .黎明職業(yè)大學(xué)學(xué)報(bào) ,2021, [2] 徐志軍 ,徐光輝 . CPLD/FPGA的開(kāi)發(fā)與應(yīng)用 . 北京：電子工業(yè)出版社， 2021 [3] 黃正謹(jǐn) ,徐堅(jiān) ,章小麗等 .CPLD系統(tǒng)設(shè)計(jì)技術(shù)入門(mén)與應(yīng)用 .北京：電子工業(yè)出版社， 2021 [4] 韓素敏 ,鄭征 .基于 VHDL的正弦波發(fā)生器設(shè)計(jì) .陜西工學(xué)院學(xué)報(bào) ,2021 [5] 陳新原 ,龍世瑜 .DDS芯片 AD9850的 EEP接口設(shè)計(jì) .微型機(jī)與應(yīng)用 ,2021 [6] 畢紅軍 ,張永瑞 .利用單片機(jī)與 CPLD實(shí)現(xiàn)直接數(shù)字頻率合成器 (DDS).現(xiàn)代電子技術(shù) ,2021 [7] 姜萍 ,王建新 ,吉訓(xùn)生 .FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器 .電子工程師 .2021 [8] 邵正途 ,高玉良 .DDS/FPGA在信號(hào)產(chǎn)生系統(tǒng)中的應(yīng)用 .電子技術(shù) ,2021 [9] 譚建軍 ,楊慶 . EWB與電子技術(shù)基礎(chǔ)課程設(shè)計(jì) . 北京：中央民族大學(xué)出版 社， 2021 [10周正干 ,李和平 ,李然 .超低頻移相信號(hào)發(fā)生器的設(shè)計(jì) .儀表技術(shù) ,2021 [11]周峻峰 ,陳濤 .基于 FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)與實(shí)現(xiàn) .國(guó)外電子元器件 ,2021 [12]宋躍 ,周明輝 ,譚愛(ài)群 .基于 VHDL的虛擬相位差測(cè)量方法研究及其實(shí)現(xiàn) .半導(dǎo)體技術(shù) ,2021 [13]陳輝 ,王迎旭 .CPLD在頻率測(cè)控系統(tǒng)中的應(yīng)用 .半導(dǎo)體技術(shù) ,2021 [14]AD公司． A Technical Tutorial On Digital Signal Synthesis,1999 [15]IEEE Direct_Digital synthesizer with Improved spectral performance. on munication,1991 [16]傅玉朋 ,李明浩 ,呂進(jìn)華 .DDS技術(shù)的 FPGA設(shè)計(jì)與實(shí)現(xiàn) .大連民族學(xué)院學(xué)報(bào) , 2021 [17]全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽組委會(huì)編 .第五屆全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽獲獎(jiǎng)作品選編 (2021).北京 :北京理工大學(xué)出版社 ,2021 [18]文卓然 .數(shù)字式移相信號(hào)發(fā)生器中的一個(gè)誤區(qū) .電子世界 ,2021 [19] III analysis of the output spectrum of Direct Digital Frequency Synthesizers in the presence of phase accumulator truncation,IEEE AFCS,1999 [20]胡漢才 .單片機(jī)原理及其接口技術(shù) .北京 :清華大學(xué)出版社 ,2021 [21]Vankka reduction techniques in sine output direct digital synthesis,IEEE AFCS,2021 [22] Altera corporation, 2021 [23]鄒軼才 ,黃正東 .用 AD7008構(gòu)成可程控正弦波信號(hào)發(fā)生器 .經(jīng)驗(yàn)交流 ,2021 [24]賈方亮 ,趙泳 ,郝立果 ,張錫鵑 .高精度數(shù)字式移相信號(hào)發(fā)生器的