【導(dǎo)讀】設(shè)計周期長,花費大,可移植性差。本設(shè)計是用直接數(shù)字頻率合成器,設(shè)計出兩個相互。正交的信號，該信號發(fā)生器輸出信號的頻率范圍為：0-400MHz，頻率分辨率：，頻率誤差范圍:-2%～2%，相位差的誤差<4&#176;位變化連續(xù)等諸多優(yōu)點。使用單片機靈活的控制能力與FPGA器件的高性能、高集成度相。結(jié)合，可以克服傳統(tǒng)DDS設(shè)計中的不足，從而設(shè)計開發(fā)出性能優(yōu)良的DDS系統(tǒng)。

　　

【正文】 ，輸入寄存器可用于保存此瞬間出現(xiàn)的數(shù)據(jù)。有時，微機控制系統(tǒng)要求同時輸出多個模擬量參數(shù)，此時對應(yīng)于每一種參數(shù)需要一片 DAC0832，每片 DAC0832 的轉(zhuǎn)換時間相同，就可采用 DAC寄存器對 CPU分時輸入到輸入寄存器的各參數(shù)在同一時刻開始鎖存，進而同時產(chǎn)生各模擬信號。 控制信號 ILE、 、 用來控制輸入寄存器。當 ILE 為高電平， 為低電平， 為負脈沖時，在 LE 產(chǎn)生正脈沖；其中 LE為高電平時，輸入寄存 器的狀態(tài)隨數(shù)據(jù)輸入線狀態(tài)變化， LE的負跳變將輸入數(shù)據(jù)線上的信息存入輸入寄存器。 控制信號 和 用來控制 8位 A/D轉(zhuǎn)換器。當 為低電平， 輸入負脈沖時，則在 LE 產(chǎn)生正脈沖；其中 LE為高電平時， DAC 寄存器的輸入與輸出的狀態(tài)一致， LE 負跳變，輸入寄存器內(nèi)容存入 DAC 寄存器。 DAC0832 的數(shù)據(jù)輸出方式 在微機應(yīng)用系統(tǒng)中 ,通常使用的是電壓信號 ,而DAC0832 輸出的是電流信號，這就需要由運算放大器組成的電路實現(xiàn)轉(zhuǎn)換。其中四川理工學(xué)院本科畢業(yè) (設(shè)計 )論文 24 有輸出電壓各自極性固定的單位 性輸出和在隨動系統(tǒng)中輸出電壓有正負極性的雙極性輸出兩種輸出方式。 3. DAC 0832 同 CPU 的連接 微處理器與 DAC0832 之間可以不加鎖存器，而是利用 DAC0832 內(nèi)部鎖存器，將 CPU 通過數(shù)據(jù)總線直接向 DAC0832 輸出的停留時間很短的數(shù)據(jù)保存，直至轉(zhuǎn)換結(jié)束。 DAC0832 同 CPU 的接口如圖 310 所示 .DAC0832 作為微處理器的一個端口，用地址 92H的選通作為 和 的控制信號，微處理器的寫信號直接來控制和 。 圖 310 DAC0832和 CPU連接電路 本系統(tǒng) D/A 轉(zhuǎn)換電路圖 311 王進：基于 DDS 信號發(fā)生器的電路設(shè)計 25 圖 311 D/A轉(zhuǎn)換電路圖 DAC0832 芯片原理 管腳功能介紹 （ 如圖 312所示 ） 圖 312 DAC0832管腳圖 (1) DI7～ DI0： 8位的數(shù)據(jù)輸入端， DI7為最高位。 (2) IOUT1：模擬電流輸出端 1，當 DAC 寄存器中數(shù)據(jù) 全為 1時，輸出電流最大，當 DAC 寄存器中數(shù)據(jù) 全為 0 時，輸出電流為 0。 (3) IOUT2：模擬電流輸出端 2， IOUT2與 IOUT1的和為一個常數(shù)，即 IOUT1＋ IOUT2＝常數(shù)。 (4) RFB：反饋電阻引出端， DAC0832 內(nèi)部已經(jīng)有反饋電阻，所以 RFB端可以直接接到外部運算放大器的輸出端，這樣相當于將一個反饋電阻接在運算放大器的輸出端和輸入端之間。 四川理工學(xué)院本科畢業(yè) (設(shè)計 )論文 26 (5) VREF：參考電壓輸入端，此端可接一個正電壓，也可接一個負電壓，它決定 0至 255 的數(shù)字量轉(zhuǎn)化出來的模擬量電壓值的幅度， VREF范圍為 (+10～ 10)V。 VREF端與 D/A 內(nèi)部 T形電阻網(wǎng)絡(luò)相連。 (6) Vcc：芯片供電電壓，范圍為 (+5~ 15)V。 (7) AGND：模擬量地，即模擬電路接地端。 (8) DGND：數(shù)字量地。 當 WR2 和 XFER 同時有效時， 8位 DAC 寄存器端為高電平 “1” ，此時 DAC寄存器的輸出端 Q跟隨輸入端 D也就是輸入寄存器 Q 端的電平變化；反之，當端為低電平 “0” 時，第一級 8位輸入寄存器 Q端的狀態(tài)則鎖存到第二級 8 位 DAC 寄存器中，以便第三級 8 位 DAC 轉(zhuǎn)換器進行 D/A 轉(zhuǎn)換。 一般情況下為了簡化接口電路，可以把和直接接地，使第二級 8位 DAC 寄存器的輸入端到輸出端直通，只有第一級 8 位輸入寄存器置成可選通、可鎖存的單緩沖輸入方式。 特殊情況下可采用雙緩沖輸入方式，即把兩個寄存器都分別接成受控方式 制作低頻信號發(fā)生器有 許多方案：主要有單緩沖方式，雙緩沖方式和直通方式。 單緩沖方式 具有 適用于只有一路模擬信號輸出或幾路模擬信號非同步輸出的情形的優(yōu)點 ，但是 電路線路連接比較簡單 。而 雙緩沖方式適用于在需要同時輸出幾路模擬信號的場合 ， 每一路模擬量輸出需一片 DAC0832 芯片，構(gòu)成多個DAC0832 同步輸出電路 ， 程序簡單化 ，但是 電路線路連接比較復(fù)雜。根據(jù)以上分析，我們的課題選擇了單緩沖方式使用方便，程序簡單，易操作。 DAC0832 主要是用于波形的數(shù)據(jù)的傳送，是本 題 目電路中的主要芯片 一、 D/A 轉(zhuǎn)換器的性能指標： ：輸出模擬 電壓應(yīng)能區(qū)分 0～ 2n1共 2n個輸入數(shù)字量。表示方法： （ 1）用輸入二進制數(shù)的位數(shù)表示；如 8位。 （ 2) 用輸出模擬電壓的最小值與最大值的比值表示。指最小輸出電壓和最大輸出電壓之比。 DAC0808 的分辨率為 1/256。 2．精度： DAC 實際輸出電壓與理想的輸出電壓的偏差。 DAC0808 的最大滿刻度偏差為 +1LSB 。 3．線性度： DAC 實際傳輸特性曲線與理想的傳輸特性曲線的偏差。 DAC0808的最大誤差為 +% 。 4．溫度靈敏度：在輸入不變的情況下，輸出模擬電壓隨溫度變化產(chǎn)生的變化量。一般用滿刻 度輸出條件下溫度每升高 1℃，輸出電壓變化的百分數(shù)作為溫度系數(shù)。 5．轉(zhuǎn)換速度：用完成一次轉(zhuǎn)換所需的時間 —— 建立時間 Tset 來衡量。建立時間：輸入信號從開始變化到輸出電壓進入與穩(wěn)態(tài)值相差 1/2LSB 范圍以內(nèi)的王進：基于 DDS 信號發(fā)生器的電路設(shè)計 27 時間。輸入信號由全 0變?yōu)槿?1所需時間最長。當外接運放時，轉(zhuǎn)換時間還應(yīng)加上運放的上升（下降）時間。 ? ? ? ?ROsTR SVtT m axm ax ?? （ 3— 2） 式中 ? ?maxTRT 為轉(zhuǎn)換 時間 ， st 為建立時間， ? ?maxoV 輸出最大電壓值， RS 為運放輸出轉(zhuǎn)換速率。 二、 D/A 轉(zhuǎn)換器的分類 D/A 轉(zhuǎn)換器的品種繁多、性能各異。按輸入數(shù)字量的位數(shù)分： 8位、 10 位、12位和 16 位等；按輸入的數(shù)碼分：二進制方式和 BCD碼方式；按傳送數(shù)字量的方式分：并行方式和串行方式；按輸出形式分：電流輸出型和電壓輸出型，電壓輸出型又有單極性和雙極性；按與單片機的接口分：帶輸入鎖 存的和不帶輸入鎖存的。 三、 雙極性輸出實現(xiàn) I o u t1I o u t2V f bD A C 0 8 3 2U1567B1098CR 2 = RR 1 = 2 RR 3 = 2 RRV o u t2V r e f = (數(shù)字碼 1 2 8 ) / 1 2 8+ 5 VV o u t 1I1I2 圖 313 D/A轉(zhuǎn)換器雙極性輸出電路 圖 313中，運算放大器 A2的作用是把運算放大器 A1的單向輸出電壓轉(zhuǎn)換成雙向輸出電壓。其原理是將 A2的輸入端Σ通過電阻 R1與參考電壓 VREF相連， VREF經(jīng) R1向 A2提供一個偏流 I1，其電流方向與 I2相反，因此運算放大器 A2的輸入電流為 I I2之代數(shù)和。則 D/A 轉(zhuǎn)換器的總輸出電壓為： URRWRRWVU REF ????? 211 （ 11） 25639。nREF DVU ??? （ 12） REFV 為 DAC0832 提供的參考電壓， 39。nD 輸入的波形數(shù)據(jù)。由上兩式可得： 四川理工學(xué)院本科畢業(yè) (設(shè)計 )論文 28 )1256(256 1239。39。211 RRDRWVDVRRWRRWVU nR E FnR E FR E F ?????????? （ 13） 取 21 2RR? ，當 039。 ?nD 時， 21 2RRWVU REF ??? ； 12839。 ?nD 時， 01?U ； 25539。 ?nD時， 21 2RRWVU REF ?? 。由上述分析可看出， 39。nD 取不同數(shù)據(jù)時（ 0～ 255），可得對稱的雙極性波形輸出。再取 1RRW? ，則式（ 11）可表示為： )1128( 39。1 ??? nREF DVU 由上式可知，輸出信號的幅度受 REFV 的改變而改變。王進：基于 DDS 信號發(fā)生器的電路設(shè)計 29 結(jié)束語 兩個月的畢業(yè)設(shè)計終于要結(jié)束了 ,在這對這回所做的設(shè)計和心得來總結(jié)一下 ,在這兩個月里按照任務(wù)要求 ,利用單片機做出信號發(fā)生器 .在做的過程中 ,通過以往對 單片機原理這門課程 的學(xué)習(xí)和理解以及 在老師和同學(xué)的幫助下 ,對單片機的認識有了進一步的認識和使用 .在學(xué)習(xí)單片機的時候 ,首先要理解清楚其工作原理和工作時序 ,那樣的話才能對所要求電路進行編程 .還有就是在做設(shè)計的時候要認真一點 ,那點錯了要換 個思維方式在做 ,找到錯誤的知識點 ,在看書或者問老師來解決 .在剩下就是謝謝老師和同學(xué)們這些天的教導(dǎo)和幫助 . 四川理工學(xué)院本科畢業(yè) (設(shè)計 )論文 30 致 謝 持續(xù)緊張和忙碌兩個多月的畢業(yè)設(shè)計終于完了，在此我特別感謝帶我的指導(dǎo)老師 張 老師，在這次畢業(yè)設(shè)計中對我的的耐心指導(dǎo)和幫助。還有各位領(lǐng)導(dǎo)在此期間對我的幫助和鼓勵，使我在設(shè)計的時候信心十足。感謝學(xué)校給我門這次畢業(yè)設(shè)計的機會和其它的幫助。還有一同討論、幫助我設(shè)計的同學(xué)表示感謝。 在這次畢業(yè)設(shè)計中，老師的教導(dǎo)和同學(xué)們的協(xié)作，使我受益匪淺。感謝幾位舍友在我?guī)状闻獊G資料的情況下幫助我共同完成任務(wù)。 沒有 老 師和 他們的幫助 、查找 資料 。 對于我一個對 單片機 知識一竅不通的人來說要想在短短的幾個月的時間里學(xué)習(xí)到網(wǎng)絡(luò)知識并完成畢業(yè)論文是 很困難 的事情。 所以，謝謝指導(dǎo)老師和幾位舍友。謝謝各位領(lǐng)導(dǎo)，謝謝您 四川 理工學(xué)院。 王進：基于 DDS 信號發(fā)生器的電路設(shè)計 31 參考文獻 [1] 鄭鳳濤 ,陳金佳 .基于 CPLD的數(shù)控正弦波的信號源的設(shè)計 .黎明職業(yè)大學(xué)學(xué)報 ,2021, [2] 徐志軍 ,徐光輝 . CPLD/FPGA的開發(fā)與應(yīng)用 . 北京：電子工業(yè)出版社， 2021 [3] 黃正謹 ,徐堅 ,章小麗等 .CPLD系統(tǒng)設(shè)計技術(shù)入門與應(yīng)用 .北京：電子工業(yè)出版社， 2021 [4] 韓素敏 ,鄭征 .基于 VHDL的正弦波發(fā)生器設(shè)計 .陜西工學(xué)院學(xué)報 ,2021 [5] 陳新原 ,龍世瑜 .DDS芯片 AD9850的 EEP接口設(shè)計 .微型機與應(yīng)用 ,2021 [6] 畢紅軍 ,張永瑞 .利用單片機與 CPLD實現(xiàn)直接數(shù)字頻率合成器 (DDS).現(xiàn)代電子技術(shù) ,2021 [7] 姜萍 ,王建新 ,吉訓(xùn)生 .FPGA實現(xiàn)的直接數(shù)字頻率合成器 .電子工程師 .2021 [8] 邵正途 ,高玉良 .DDS/FPGA在信號產(chǎn)生系統(tǒng)中的應(yīng)用 .電子技術(shù) ,2021 [9] 譚建軍 ,楊慶 . EWB與電子技術(shù)基礎(chǔ)課程設(shè)計 . 北京：中央民族大學(xué)出版 社， 2021 [10周正干 ,李和平 ,李然 .超低頻移相信號發(fā)生器的設(shè)計 .儀表技術(shù) ,2021 [11]周峻峰 ,陳濤 .基于 FPGA的直接數(shù)字頻率合成器的設(shè)計與實現(xiàn) .國外電子元器件 ,2021 [12]宋躍 ,周明輝 ,譚愛群 .基于 VHDL的虛擬相位差測量方法研究及其實現(xiàn) .半導(dǎo)體技術(shù) ,2021 [13]陳輝 ,王迎旭 .CPLD在頻率測控系統(tǒng)中的應(yīng)用 .半導(dǎo)體技術(shù) ,2021 [14]AD公司． A Technical Tutorial On Digital Signal Synthesis,1999 [15]IEEE Direct_Digital synthesizer with Improved spectral performance. on munication,1991 [16]傅玉朋 ,李明浩 ,呂進華 .DDS技術(shù)的 FPGA設(shè)計與實現(xiàn) .大連民族學(xué)院學(xué)報 , 2021 [17]全國大學(xué)生電子設(shè)計競賽組委會編 .第五屆全國大學(xué)生電子設(shè)計競賽獲獎作品選編 (2021).北京 :北京理工大學(xué)出版社 ,2021 [18]文卓然 .數(shù)字式移相信號發(fā)生器中的一個誤區(qū) .電子世界 ,2021 [19] III analysis of the output spectrum of Direct Digital Frequency Synthesizers in the presence of phase accumulator truncation,IEEE AFCS,1999 [20]胡漢才 .單片機原理及其接口技術(shù) .北京 :清華大學(xué)出版社 ,2021 [21]Vankka reduction techniques in sine output direct digital synthesis,IEEE AFCS,2021 [22] Altera corporation, 2021 [23]鄒軼才 ,黃正東 .用 AD7008構(gòu)成可程控正弦波信號發(fā)生器 .經(jīng)驗交流 ,2021 [24]賈方亮 ,趙泳 ,郝立果 ,張錫鵑 .高精度數(shù)字式移相信號發(fā)生器的