【導讀】及取得的研究成果。據(jù)我所知，除文中已經(jīng)注明引用的內(nèi)容外，本論文（設(shè)計）不包含其他個人已經(jīng)發(fā)表或撰寫過的研究成果。中作了明確說明并表示謝意。計）的電子版和紙質(zhì)版。有權(quán)將論文（設(shè)計）用于非贏利目的的少量。復制并允許論文（設(shè)計）進入學校圖書館被查閱。保密的論文（設(shè)計）在解密后適用本規(guī)。文科類論文正文字數(shù)不少于萬字。合國家技術(shù)標準規(guī)范。圖表整潔，布局合理，文字注釋必須使用工程字書寫，不準用徒。率、高穩(wěn)定度的函數(shù)信號發(fā)生器。系統(tǒng)的硬件設(shè)計，完成了系統(tǒng)的硬件?？傮w設(shè)計,并對具體實現(xiàn)電路進行詳細的分析和設(shè)計。在系統(tǒng)軟件設(shè)計中,對系統(tǒng)軟件的主要功能按模塊進行了介紹。

　　

【正文】 共 74 頁 21 性能也非 常穩(wěn)定 可靠 ,本課題 選用的 是常用 的 MCS 系 列單片 機中的AT89C52,AD9850的硬件接口非常適合像 MCS這樣的單片機對其編程 ,這樣只要按照配置時序?qū)π酒M行簡單的配置 ,芯片就能輸出所需的波形。 AT89C52 的功能和結(jié)構(gòu) 單片機 AT89C52 的主要性能分別為：與 MCS 單片機產(chǎn)品兼容 ； 8K 字節(jié)在系統(tǒng)可編程 Flash 存儲器； 1000 次擦寫周期；全靜態(tài)操作： 0Hz～ 33Hz、三級加密程序存儲器、 32 個可編程 I/O 口線、三個 16 位定時器 /計數(shù)器、八個中斷源、全雙 工 UART 串行通道、低功耗空閑和掉電模式、雙數(shù)據(jù)指針、掉電標識符。 AT89C52 是一種低功耗、高性能 CMOS8 位微控制器 ,具有 8K 在系統(tǒng)可編程Flash 存儲器。使用 ATMEL 公司高密度非易失性存儲器技術(shù)制造 ,與工業(yè) 80C51 產(chǎn)品指令和引腳完全兼容。片上 Flash 允許程序存儲器在系統(tǒng)可編程 ,亦適于常規(guī)編程器。在單芯片上 ,擁有靈巧的 8 位 CPU 和在系統(tǒng)可編程 Flash,使得AT89C52 為眾多嵌入式控制應用系統(tǒng)提供高靈活、有效的解決方案。 AT89C52 具有以下標準功能： 8k 字節(jié) Flash、 256 字節(jié) RAM、 32 位 I/O 口線、 2 個數(shù)據(jù)指針、三個 16 位定時器 /計數(shù)器、一個 6 向量 2 級中斷結(jié)構(gòu)、全雙工串行口、片內(nèi)晶振及時鐘電路。另外 ,AT89C52 可降至 0Hz 靜態(tài)邏輯操作 ,支持 2 種軟件可選擇節(jié)電模式?？臻e模式下 ,CPU 停止工作 ,允許 RAM、 定時器 /計數(shù)器、串口、中斷繼續(xù)工作。掉電保護方式下 ,RAM 內(nèi)容被保存 ,振蕩器被凍結(jié) ,單片機一切工作停止 ,直到下一個中斷或硬件復位為止。 AT89C52 的 I/O 口規(guī)劃 AT89C52 有 4組 8位 I/O 口 :PO、 Pl、 P2 和 P3。 Pl、 P2 和 P3為準雙向口 ,P0口則為雙向三態(tài)輸入輸出口。在本設(shè)計中四個 I/O 口都用到了 ,但仍然難以滿足端口數(shù)，因此其中 P0 口用作三態(tài)輸入口 ,擴展后接 AD9850、八選一電路以及 A/D轉(zhuǎn)換后的八位量化編碼到單片機處理 ,然后轉(zhuǎn)化位 BCD 碼通過串口輸出 。P1 接鍵盤，鍵盤輸入的數(shù)值通過 P1 口送至 AT89C52 單片機 ,經(jīng)過單片機處理轉(zhuǎn)換成頻率控制字以后再通過 P1 口送至 AD985O。P2 口用到了 、 、 用于控制P0 口擴展 。P3 口 ,其中 、 、 用作普通 I/O 口 , 用作串行輸出口 , 和 作為定 時器中斷產(chǎn)生時鐘信號的輸出端口 , 用于 AD985O 的復位， 用于顯示通斷控制。 景德鎮(zhèn)陶瓷學院本科生畢業(yè)設(shè)計（論文） 第 頁 共 74 頁 22 值得注意的是當 P1口作為通用的 I/O口使用時 ,由于輸出電路三極管漏極開路 ,因此 ,必須在 P1 口外接上拉電阻 (通常外接電阻為 :5~10KΩ ),才能有高電平輸出 AT89C52 的外圍電路如下圖 32 中的圖 (a)AT89C52,圖 (b)擴展口所示。 其中的 74HC373 芯片管腳功能如下： OE： Output Enable,輸出使能，低電平有效； LE： Latch Enable,數(shù)據(jù)鎖存使能 ,latch 是鎖存的意思； Dn：第 n 路輸入數(shù)據(jù)； Qn：第 n 路輸出數(shù)據(jù)。 74HC245 引腳說明： 第 1 腳 DIR，為輸入輸出端口轉(zhuǎn)換用， DIR=“1” 高電平時信號由 “A” 端輸 入 “B” 端輸出， DIR=“0” 低電平時信號由 “B” 端輸入 “A” 端輸出。 第 2~9 腳 “A” 信號輸入輸出端， A0=B0， A7=B7， A0 與 B0 是一組，如果DIR=“1”O(jiān)E=“0” 則 A1 輸入 B1 輸出，其它類同。如果 DIR=“0”O(jiān)E=“0” 則B1 輸入 A1輸出，其它類同。 第 11~18 腳 “B” 信號輸入輸出端，功能與 “A” 端一樣，不再描述。 第 19 腳 OE， 使能端 ，若該腳為 “1”A/B 端的信號將不導通，只有為 “0”時 A/B 端才被啟用，該腳也就是起到開關(guān)的作用。 第 10 腳 GND， 電源地 。 第 20 腳 VCC，電源正極。 1 2 3 4 5 6 7 8ABCD87654321DCBAT i t l eN u m b e r R e v i s i o nS i z eA2D a t e : 5 J u n 2 0 1 3 S h e e t o f F i l e : E : \ P r o t e l 9 9 s e \ Z H B . d d b D r a w n B y :P 1 .01P 1 .12P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78R E S E T9R X D / P 3 . 010T X D / P 3 . 111I N T 0 / P 3 . 212I N T 1 / P 3 . 313T 0 / P 3 . 414T 1 / P 3 . 515W R / P 3 . 616R D / P 3 .717X T A L 218X T A L 119V s s20P 2 .0 / A D 821P 2 .1 / A D 922P 2 .2 / A D 1 023P 2 .3 / A D 1 124P 2 .4 / A D 1 225P 2 .5 / A D 1 326P 2 .6 / A D 1 427P 2 .7 / A D 1 528P S E N29A L E / P R O G30E A / V p p31P 0 .0 / A D 039P 0 .1 / A D 138P 0 .2 / A D 237P 0 .3 / A D 336P 0 .4 / A D 435P 0 .5 / A D 534P 0 .6 / A D 633P 0 .7 / A D 732V c c408 0 C 5 2U18 0 C 5 2C14 7 u FC24 7 u FC32 2 0 u FR91KR 1 01 0 KS1S W P BY11 2 .0 0 0 M H ZD G N DD G N DD G N D+5+5+5A D 2A D 3A D 4A D 5A D 6A D 7F Q U TW _ C L KR E S E TC L K 1T X DR X DD D SL E DL E D 2LEA D 0A D 1P 1 0P 1 1P 1 2P 1 3P 1 4P 1 5P 1 6P 1 7P0 口接擴展鎖存P3 的 0 ， 1 ， 4 接顯示驅(qū)動P3 的 2 ， 3 ， 6 接 A D 9 8 5 0P 3. 7 接 A / D 方向控制P 2. 0 接 D D S 使能控制P 2. 1 接 A / D 使能控制P 2. 2 接八選一使能控制接鍵盤C L K 27 4 H C 2 4 5 , 7 4 H C 3 7 3 景德鎮(zhèn)陶瓷學院本科生畢業(yè)設(shè)計（論文） 第 頁 共 74 頁 23 (a) AT89C52 1 2 3 4 5 6 7 8ABCD87654321DCBAT i t l eN u m b e r R e v i s i o nS i z eA2D a t e : 2 9 M a y 2 0 1 3 S h e e t o f F i l e : E : \ P r o t e l 9 9 s e \ Z H B . d d b D r a w n B y :OE1Q02D03D14Q15Q26D27D38Q39G N D10LE11Q412D413D514Q515Q616D617D718Q719V C C207 4 H C 3 7 3U37 4 H C 3 7 3A D 0A D 1A D 2A D 3 A D 4A D 5A D 6A D 7A Q 0A Q 1A Q 2A Q 3 A Q 4A Q 5A Q 6A Q 7D I R1A02A13A24A35A46A57A68A79G N D10B711B612B513B414B315B216B117B018OE19V D D20U 1 77 4 H C 2 4 5B0B1B2B3B4B5B6B7D D SA D 0A D 1A D 2A D 3A D 4A D 5A D 6A D 7+5G N DL E DL E D 2+5LE+5G N DG N DI N HCBAA D 7A D 6A D 5A D 4A D 3A D 2A D 1A D 0OE1Q02D03D14Q15Q26D27D38Q39G N D10LE11Q412D413D514Q515Q616D617D718Q719V C C207 4 H C 3 7 3U 1 87 4 H C 3 7 3D接P0口Q接電容八選一A接P0口B接A/DD接P0口Q接AD9850數(shù)據(jù)輸入D I R 接單片機OE 接單片機LE 接單片機LE 接單片機 （ b） 擴展口 圖 32 AT89C52 的外圍電路 AD985O 外圍電路設(shè)計 晶振的選擇 晶振是晶體振蕩器的簡稱 ,在電氣上它可以等效成一個電容和一個電阻并聯(lián)再串聯(lián)一個電容的二端網(wǎng)絡(luò) ,這個網(wǎng)絡(luò)有兩個諧振點 ,以頻率的高低分其中較低的頻率是串聯(lián)諧振 ,較高的頻率是并聯(lián)諧振。由于晶體自身的特性致使這兩個頻率的距離相當接近 ,在這個極窄的頻率范圍內(nèi) ,晶振等效為一個電感 ,所以只要晶振的兩端并聯(lián)上合適的電容它就會組成并聯(lián)諧振電路。這個并聯(lián)諧振電路加到一景德鎮(zhèn)陶瓷學院本科生畢業(yè)設(shè)計（論文） 第 頁 共 74 頁 24 個負反饋電路中就可以構(gòu)成正弦波振蕩電路 ,由于晶振等效為電感的頻率范圍很窄 ,所以即使其他元件的參數(shù)變化很大 ,這個振蕩器的頻率也不會有很大的變化。 DDS 的基準信號源決定于整個系統(tǒng)輸出的精確度和穩(wěn)定度 ,為保證輸出信號的精度和穩(wěn)定度 ,在本系統(tǒng)中采用了 的溫度補償晶體振蕩器 TX2110作為 DDS 的基準信號源 ,溫度補償晶體不隨溫度的改變而改變 ,而且精度和穩(wěn)定度是非常高 ,抗千擾也是比較好 ,使得整個系統(tǒng)輸出的頻率精確穩(wěn)定。 AD9850 電源模塊的設(shè)計 由于 AD9850 需要用到 +，本設(shè)計選用 TI 公司的 TPS70302 電源管理芯片來設(shè)計電源模塊 ,該芯片具有兩路可調(diào)電壓輸出 Vout1 和 Vout2,調(diào)節(jié)范圍為～ ,Vout1 輸出電流為 1A,Vout2 輸出電流為 2A，因此該芯片可以滿足要求 ,TPS70302 外圍電路連接圖如圖 33所示。 1 2 3 4 5 6 7 8ABCD87654321DCBAT i t l eN u m b e r R e v i s i o nS i z eA2D a t e : 2 9 M a y 2 0 1 3 S h e e t o f F i l e : E : \ P r o t e l 9 9 s e \ Z H B . d d b D r a w n B y :+5G N D13V O U T 214V O U T 215V S E N S E 2 / F B 216NC17R E S E T18P G 119NC20V S E N S E 1 / F B 121V O U T 122V O U T 123G N D24G N D1V I N 12V I N 13NC4M R 25M R 16EN7S E Q8G N D9V I N 210V I N 211G N D1