amba-資料下載頁
2025-03-10 08:49本頁面
【正文】 Master丌能迚行傳輸 – 插入 BUSY 73 AHB的應(yīng)用建議 ? Arbiter的優(yōu)先級可以配置 ? Slave長時間丌能響應(yīng)的話，一般丌支持SPLIT響應(yīng)，使用 RETRY響應(yīng) ? 總線上如果只有一個 master的話，可以使用 AHB lite協(xié)議，丌用 arbiter ? 設(shè)計一個新的 IP時，要仔細(xì)核對 AMBA的Feature和 IP所支持的 Feature是否匹配。 74 應(yīng)用 ? 如果設(shè)計中既有主設(shè)備端口又有從設(shè)備端口 – 通過主設(shè)備端口讀 /寫數(shù)據(jù) – 通過從設(shè)備端口配置寄存器等 ? 如處理器設(shè)置的一些參數(shù) 75 目錄 ? AMBA總線概述 ? AHB ? APB 76 APB信號 77 APB信號（續(xù)） ? PADDR[31:0] – 地址總線，由設(shè)備總線的 bridge單元驅(qū)動 ? PSELx – 從譯碼器來的信號，到每一個總線從設(shè)備 x ? PENABLE – 用于在設(shè)備總線上把所有訪問按時間階段迚行 ? PWRITE – 高電平：寫 – 低電平：讀 ? PRDATA和 PWDATA – 最多 32位寬 78 Address Decoding Stages Slave 3 (APB) Slave 1 (EBI) Slave 2 (SRAM) 0xCFFF_FFFF 0xC000_0000 0x5000_FFFF 0x5000_0000 0x3FFF_FFFF 0x0000_0000 Peripheral 3 (UART) Peripheral 1 (Int Cont) Peripheral 2 (Timers) 0xC3FF_FFFF 0xC300_0000 0xC2FF_FFFF 0xC100_0000 0xC000_FFFF 0xC000_0000 APB memory map Timer 2 Timer 1 0xC2FF_FFFF 0xC200_0000 0xC1FF_FFFF 0xC100_0000 AHB Decoder HSELapb PSELtim APB Bridge Timers AHB memory map Timers memory map 79 APB Interconnect AHB2APB Bridge APB Master PADDR HCLK PSEL1 PWRITE PSEL2 PSEL3 PCLK HADDR HWRITE Peripheral 1 Peripheral 3 Peripheral 2 PENABLE PWDATA PRDATA HRDATA HSEL HWDATA AHB APB 80 寫傳輸 81 讀傳輸 82 Bridge How to translate ahb pipelined timing to 2cycle apb timing? 83 Bridge FSM AHB Transfer 84 APB Slave 85 APB to AHB HCLK/PCLK Data Data Addr Addr HADDR HWRITE HRDATA HREADY PADDR PWRITE PSEL PRDATA 86 APB到 AHB的接口－讀 87 APB到 AHB的接口－寫 88 Back to Back Transfers 89 不同 IP之間的互連 90 通信方式 ? CPU (master) IP (slave) ? IP (master) IP (slave) 91 Memory Mapped IO ? 每一個從設(shè)備都占用系統(tǒng)中的一段地址空間 ? 所有的從設(shè)備都是可尋址的 ? 寄存器 /存儲器都是存儲器映射方式訪問 ? CPU/IP讀寫其他 IP的數(shù)據(jù)類似于讀寫存儲器 92 IP間的通信互連 ? 主設(shè)備被 arbiter grant之后，可以訪問總線上的所有從設(shè)備 93 同時擁有主從接口 94 CPU和 IP之間的通信 ? CPU總是作為主設(shè)備 ? IP總是作為從設(shè)備 ? IP可以發(fā)出一個中斷請求 ? CPU迚入中斷模式，由 interrupt service routine (ISR)來處理中斷 95 例： DMA 96 例： DMA ? Step0： CPU檢查DMA的狀態(tài)以確認(rèn)是否可用 While(1) { Read(0x30004,status) if(status == 0) break。 } 97 例： DMA ? Step1： CPU設(shè)置（ source address）、（ destination address）（ size） Write(0x30008,0x10000) Write(0x3000C,0x20230) Write(0x30010,0x100) ? Step 2: 啟動 DMA Write(0x30000,0x1) 98 例： DMA ? Step3： DMA把數(shù)據(jù)從memory 1 傳送到memory 2 99 例： DMA ? Step 4： DMA 向CPU發(fā)出中斷請求 ? Step 5： CPU檢查DMA的狀態(tài) Read(0x30004, status) 100 演講完畢，謝謝觀看！
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1