1-3cpld與fpga-資料下載頁
2025-02-26 09:03本頁面
【正文】 必須的，更多人更習(xí)慣使用集成開發(fā)軟件或者綜合 /仿真工具中自帶的文本編輯器，甚至可以直接使用普通文本編輯器。 UltraEDIT32，一個(gè)使用廣泛的編輯器，內(nèi)置多種語言加亮功能，關(guān)鍵字能用不同色彩標(biāo)出 HDL Designer Series， Mentor公司的前端設(shè)計(jì)軟件，包括 5個(gè)部分，涉及設(shè)計(jì)管理，分析，輸入等 邏輯綜合軟件 ?這類軟件將把 HDL語言翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），輸出 edf文件，導(dǎo)給 PLD/FPGA廠家的軟件進(jìn)行試配和布線。 ?為了優(yōu)化結(jié)果，在進(jìn)行復(fù)雜 HDL設(shè)計(jì)時(shí)，基本上都會(huì)使用這些專業(yè)的邏輯綜合軟件，而不使用 PLD/FPGA廠家的集成開發(fā)軟件中自帶的邏輯綜合功能。 Synplify / Synplify Pro, VHDL/Verilog綜合軟件，口碑相當(dāng)不錯(cuò)。 Synplicity公司出品 Precision Synthesis，專注于為每一個(gè)程序找到最適合的芯片，從而節(jié)省開支，提高 QoR ? MAX+PLUS II Advanced Synthsis ?ALtera的一個(gè)免費(fèi) HDL綜合工具，安裝后可以直接使用，是 MaxplusII的一個(gè)插件，用這個(gè)插件進(jìn)行語言綜合，比直接使用 MaxplusII綜合的效果好。 仿真軟件 ?對(duì)設(shè)計(jì)進(jìn)行校驗(yàn)仿真，包括布線以前的功能仿真（前仿真）和布線以后包含延時(shí)的時(shí)序仿真（后仿真），對(duì)于一些復(fù)雜的HDL設(shè)計(jì)可能需要這些軟件專業(yè)的仿真功能。 ModelSim VHDL/VerilogHDL仿真軟件。 Mentor的子公司 Model Tech出品 ActiveHDL VHDL/VerilogHDL/C/C++仿真軟件，人機(jī)界面較好，簡(jiǎn)單易用 NCVerlog/NCVHDL/NCSIM Cadence公司出品，很好的Verilog/VHDL仿真工具 VCS / Scirocco VCS： Synopsys公司的 VerilogHDL仿真軟件 Seirocco：為 VHDL仿真軟件 其他相關(guān)軟件 ? ?Mentor公司出品， VHDL/Verilog完整開發(fā)系統(tǒng)，可以完成除了布線以外所有的工作，包括三套軟件： HDL Designer Series（輸入及項(xiàng)目管理）， （綜合）和Modelsim（仿真） 其他相關(guān)軟件 ? ?ISE與與 Mathlab的接口，利用 IP核在 Mathlab中快速完成數(shù)字信號(hào)處理的仿真和最終 FPGA實(shí)現(xiàn) 其他相關(guān)軟件 ? DSP Builder ?QuartusII與 Mathlab的接口，利用 IP核在Mathlab中快速完成數(shù)字信號(hào)處理的仿真和最終 FPGA實(shí)現(xiàn) 其他相關(guān)軟件 ? SOPC Builder ?配合 QuartusII，可以完成 NiosII軟 CPU的開發(fā)工作 CPLD與 FPGA結(jié)束 ?點(diǎn)擊此處返回首頁 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAIT
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1