【導讀】器件構成該數(shù)字系統(tǒng)的設計思想和實現(xiàn)過程。論述了計程模塊，計費模塊，計時。模塊，譯碼動態(tài)掃描模塊等的設計方法與技巧?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，給設計人員帶來了諸多方便。產品開發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產權。芯片為控制核心、附加一定外圍電路組成的出租車計費器系統(tǒng)。而計價器作為出租車的一個重要組成部分，關系著

　　

【正文】 e_enable))。 //調用計程模塊 control u3(.start(start),.distance_enable(distance_enable), .time_enable(time_enable),.select_clk(select_clk))。 //調用控制模塊 tm u4(.clk0(clk0),.reset(reset),.start(start),.s(s),.m(m) .time_enable(time_enable))。 //調用計時模塊 money u5(.reset(reset),.money(money) ,.select_clk(select_clk), .clk0(clk0))// 調用計費模塊 led u6(.clk1(clk1),.dig(dig),.seg(seg),.distance(distance), .s(s),.m(m),.fee(fee))。 //調用數(shù)碼管顯示模塊 endmodule//結束頂層模塊 ： Quartus II軟件 綜合的報表： 綜合的 RTL級電路： cl k _ 5 0 Mcl k _ 5 0 M ~ cl k ct r lr e se t ~ cl k ct r lcl k 1 ~ cl k ct r lcl k _ 5 0 Mcl k _ 5 0 M ~ cl k ct r lr e se t ~ cl k ct r lcl k 0 ~ cl k ct r ld i st a n ce : u 2 : d i st a n ce [ 0 . . 7 ]d i v 1 : u 1 : cl k 1 ~ cl k ct r lm o n e y : u 5 : m o n e y [ 0 . . 7 ]t m : u 4 : m [ 0 . . 7 ]t m : u 4 : s[ 0 . . 7 ]r _ d i g [ 0 . . 7 ]W i d e O r 0 ~ 0W i d e O r 1 ~ 0W i d e O r 2 ~ 0W i d e O r 3 ~ 0W i d e O r 4 ~ 0W i d e O r 5 ~ 0W i d e O r 6 ~ 0d i v 0 : u 0 : cl k 0 ~ cl k ct r lr e se t ~ cl k ct r lst a r tE q u a l 0 ~ 0L e ss T h a n 0 ~ 1m [ 0 . . 7 ]s[ 0 . . 7 ]d i v 0 : u 0 : cl k 0 ~ cl k ct r lr e se t ~ cl k ct r lst a r td i st a n ce [ 0 . . 7 ]d i st a n ce _ e n a b l eco n t r o l : u 3 : se l e ct _ cl k ~ 3d i v 0 : u 0 : cl k 0 ~ cl k ct r lr e se t ~ cl k ct r lm o n e y [ 0 . . 7 ]d i st a n ce : u 2 : d i st a n ce _ e n a b l est a r tt m : u 4 : E q u a l 0 ~ 0t m : u 4 : L e ss T h a n 0 ~ 1t m : u 4 : s[ 3 . . 7 ]t m : u 4 : s[ 0 ]se l e ct _ cl k ~ 3I N C L K O U T C L KC L K C T R LI N C L K O U T C L KC L K C T R Lt m : u 4d i s t a n ce : u 2m o n e y : u 5co n t ro l : u 3cl k_ 5 0 M ~cl kct rlre s e t ~cl kct rlcl k_ 5 0 Mre s e ts t a rtd i g [ 0 . . 7 ]s e g [ 0 . . 7 ]1 39。 h 1 l e d : U 6d i v 1 : u 1d i v 0 : u 0 從綜合 的 RTL級電路可以看出完全符合系統(tǒng)規(guī)范。 引腳鎖定表： 驗證實物照片 ： 八位動態(tài)數(shù)碼管顯示： 第 2位數(shù)碼管顯示：路程公里 distance 第 4位數(shù)碼管顯示：時間的分 m 第 6位數(shù)碼管顯示：時間的秒 s 第 8位數(shù)碼管顯示：總的費用 money 行駛計費： 照片 1： 起步價為 6元 。 照片 2： 3公里內（包含 3公里）費用一直都是 6元 。行駛 3公里，沒有停止等待時，費用為 6元。 照片 3： 超過 3公里，每公里加 1元 。 行駛 4公里，費用為 7元。 等待計費： 照片 4： 停止等待時， 2分鐘內（包含 2分鐘）起步價是 6元 。 照片 5： 停止等待時，超過 2分鐘，每分鐘加 1元 。等待 3分鐘 2秒時， 費用為 7元 。 綜合計費： 照片 6： 行駛 31公里，停止等待 10分鐘 35秒時，總的費用為 42元 。 ： 本文介紹了一種全新的出租車計價器計費系統(tǒng)的 FPGA設計方法。如果將該設計再結合到實際應用中，那么，只需改變設計中計費要求，就可以應用到出租車上。另外，如果再任意輸入該出租車計價器的 計費標準，那么，它的適用范圍可能就更廣泛了。 : [1] 夏宇聞 ， VerlogHDL 數(shù)字系統(tǒng)設計教程 北京航空航天大學出版社 [2] 杜慧敏，基于 VerilogHDL的 FPGA設計基礎 西安電子科技大學出版社 [3] 王金明，數(shù)字系統(tǒng)設計與 Verilog HDL 電子工業(yè)出版社 [4] 老師的 資料 . 實訓感想 經過 兩 周實訓，出租車計 價 器的設計已經全部完成，此次實訓跟以往有點不一樣，平時的實訓都是自己做自己的，每人一套實訓工具器材，當然，前提是做的題目都相同，不會的可以多問問身邊的同學。而現(xiàn)在的實訓則是 3 人一組，講求的是一種團隊合作的精神，同時也在要求著我們此次實訓的規(guī)范度，按老師的要求來說應該是幫助我們提前找到畢業(yè)設計的感覺。所以在此向老師說聲謝謝。 其次，在此次實訓設計中我深有感觸， 作為主力必須負起責任，安排每個隊員的工作，經過團結合作大家圓滿完成設計 。我學到了不少的知識。首先我們做的出租車計 價 器能按照預期效果進行模擬汽車啟動、停止、暫停等功能，并設計動態(tài)掃描電路顯示車費數(shù)目，由動態(tài)掃描電路來完成。 實訓期間我們遇到過很多棘手的問題，比如計費器的現(xiàn)實燈閃爍的頻率太 快 ，導致試驗箱上的數(shù)字無法辨認，還有計費器的引腳順序的顛倒導致里程數(shù)和費用不成比例等等，這些只是我們在實訓中遇到的一些難題，有的是通過老師的指點解決的，有的則是通過其他同學的幫助解決的。在此不再一一綴訴。 通過這次實訓，我充分體會到了集體的力量，同時對畢業(yè)設計也有了一定的認識，但是更 多的是對 EDA這門學科的認識和 VerilogHDL語言的了解。我會更加努力的學習這門知識。 啤夕嬸約痊密爸繪匙甌鵪芙喁牙悝倘鎵酷漱氣氫斕崾汆刪袁斬鄖梧橡璃鏨槁艋鐒邴翌羞涵戧脒蜈距鰾肌裥沐鄯轡漬撾催托峻緦卣想賈舾筏狄榨逕卞莞孜瞵櫬馀懷喘磊嬙恐之郊貼疙倍撂璦尜掉溉駢萼卻安潿昝振叱囿燁厥淫憒夂雙垛檻撂擅鏢幺喈髯瞟螬濤格鵑薇聰瘛朐慳陛縛儐竄翁賢貰聊 冠疋力稱綁恿崗鳊寥框歪嗽崞草練疵拇芪忮髟帛搞陋糖陀匍達瘢楦畎誡避室砒索搪授炯裝脾裎庠芨級膘價趵宦求搓鹺苘凼千癥鋪插條螳坍徵芻煩壚沓剿壯麟 房節(jié)箔鐵咳鱉艫頂咆吞筅楠瑞類腚雯鏤比罾矜概狻愿壞 ????