第四章集成電路制造工藝-資料下載頁(yè)
2025-02-08 21:42本頁(yè)面
【正文】 隔離區(qū)?熱生長(zhǎng)一層薄氧化層，厚度約 50nm?淀積一層氮化硅，厚度約 100nm?光刻 2版 (場(chǎng)區(qū)隔離版240。形成橫向氧化物隔離區(qū)?利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層 氧化層以及一半的外延硅層刻蝕掉?進(jìn)行硼離子注入240。形成橫向氧化物隔離區(qū)?去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場(chǎng)氧化層隔離區(qū)?去掉氮化硅層240。形成基區(qū)?光刻 3版 (基區(qū)版 )，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū)?基區(qū)離子注入硼240。形成接觸孔：?光刻 4版 (基區(qū)接觸孔版 )?進(jìn)行大劑量硼離子注入?刻蝕掉接觸孔中的氧化層240。形成發(fā)射區(qū)?光刻 5版 (發(fā)射區(qū)版 )，利用光刻膠將基極接觸孔保護(hù)起來(lái)，暴露出發(fā)射極和集電極接觸孔?進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū)240。金屬化?淀積金屬，一般是鋁或 AlSi、 PtSi合金等?光刻 6版 (連線版 )，形成金屬互連線240。合金： 使 Al與接觸孔中的硅形成良好的歐姆接觸，一般是在 450℃ 、 N2H2氣氛下處理 20～ 30分鐘240。形成鈍化層?在低溫條件下 (小于 300℃ )淀積氮化硅?光刻 7版 (鈍化版 )?刻蝕氮化硅，形成鈍化圖形隔離技術(shù)240。PN結(jié)隔離240。場(chǎng)區(qū)隔離240。絕緣介質(zhì)隔離240。溝槽隔離PN結(jié)隔離工藝絕緣介質(zhì)隔離工藝LOCOS隔離工藝LOCOS隔離工藝溝槽隔離工藝接觸與互連240。Al是目前集成電路工藝中最常用的金屬互連材料 , 但 Al連線也存在一些比較嚴(yán)重的問(wèn)題?電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等240。Cu連線工藝有望從根本上解決該問(wèn)題?IBM、 Motorola等已經(jīng)開發(fā)成功240。目前，互連線已經(jīng)占到芯片總面積的70～ 80% ；且連線的寬度越來(lái)越窄，電流密度迅速增加240。幾個(gè)概念?場(chǎng)區(qū)?有源區(qū)240。柵結(jié)構(gòu)材料?Al二氧化硅結(jié)構(gòu)?多晶硅 二氧化硅結(jié)構(gòu)?難熔金屬硅化物 /多晶硅 二氧化硅結(jié)構(gòu)240。Salicide工藝?淀積多晶硅、刻蝕并形成側(cè)壁氧化層；?淀積 Ti或 Co等難熔金屬?RTP并選擇腐蝕側(cè)壁氧化層上的金屬；?最后形成 Salicide結(jié)構(gòu)集成電路封裝工藝流程各種封裝類型示意圖 集成電路工藝小結(jié)240。前工序?圖形轉(zhuǎn)換技術(shù)：主要包括光刻、刻蝕等技術(shù)?薄膜制備技術(shù)：主要包括外延、氧化、化學(xué)氣相淀積、物理氣相淀積 (如濺射、蒸發(fā) ) 等?摻雜技術(shù)：主要包括擴(kuò)散和離子注入等技術(shù) 集成電路工藝小結(jié)240。后工序?劃片?封裝?測(cè)試?老化?篩選 集成電路工藝小結(jié)240。輔助工序?超凈廠房技術(shù)?超純水、高純氣體制備技術(shù)?光刻掩膜版制備技術(shù)?材料準(zhǔn)備技術(shù)作 業(yè)240。設(shè)計(jì)制備 NMOSFET的工藝，并畫出流程圖240。寫一篇對(duì)本課程感想的小論文
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1