【正文】 an=‘1’)REPORT “some thing wrong”SEVERITY ERROR。 n 空語句 （ NULL）n 格式： NULL；n 在有些情況下不需要執(zhí)行任何動(dòng)作，就可以用空語句。四、并行語句進(jìn)程語句塊語句并行信號(hào)賦值語句并行過程調(diào)用語句元件例化語句生成語句并行語句 /進(jìn)程語句n 進(jìn)程（ PROCESS）格式：【進(jìn)程標(biāo)號(hào) :】 PROCESS(【敏感信號(hào)表】 )【進(jìn)程說明區(qū)】BEGIN【進(jìn)程程序區(qū)】END PROCESS 【進(jìn)程標(biāo)號(hào)】 。n 在一個(gè)結(jié)構(gòu)體中多個(gè) PROCESS語句可以同時(shí)并行的執(zhí)行 ,該語句有如下 特點(diǎn) :u可以和其它進(jìn)程語句同時(shí)執(zhí)行，并可以存取結(jié)構(gòu)體和實(shí)體中所定義的信號(hào)；u進(jìn)程中的所有語句都按照順序執(zhí)行；u為啟動(dòng)進(jìn)程，在進(jìn)程中必須包含一個(gè) 敏感信號(hào)表 或WAIT 語句 ；u進(jìn)程之間的通信是通過信號(hào)量來實(shí)現(xiàn)的。 并行語句 /進(jìn)程語句ARCHITECTURE ART OF CNT12 ISSIGNAL Q : STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL RST,DLY:STD_LOGIC。BEGINCOUT= NOT Q(3) AND DLY。RST = 39。139。 WHEN Q=12 OR CLR=39。139。 ELSE 39。039。QOUT= Q。PROCESS (CLK,RST)BEGINIF RST=39。139。 THENQ= 0000。ELSIF CLK39。EVENT AND CLK = 39。139。 THENDLY = Q(3)。IF ENA = 39。139。 THENQ = Q+1。END IF。 END IF。END PROCESS。END ART。并行語句 /塊語句n 塊（ BLOCK）語句是一個(gè)并行語句，而它所包含的一系列語句也是并行語句，這些并行語句的執(zhí)行與次序無關(guān)。標(biāo)號(hào)： BLOCK塊頭【聲明語句】；BEGIN【并行處理語句】；END BLOCK 標(biāo)號(hào)名；n 塊頭 —— 主要用于信號(hào)的映射及參數(shù)的定義，通常通過GENERIC語句、 GENERIC MAP以及 PORT和 PORT MAP語句來實(shí)現(xiàn)；n 聲明語句 —— 與結(jié)構(gòu)體的聲明語句相同，主要是對該塊所要用到的客體進(jìn)行聲明?？梢月暶鞯捻?xiàng)目有 USE子句、子程序聲明及子程序體、類型聲明、常數(shù)聲明、信號(hào)聲明、元件聲明等。并行語句 /塊語句n 例如 :BLK1:BLOCKGENERIC(GB1,GB2:TIME)。GENERIC MAP(GB1=LTIME,GB2=STIME)。PORT(PB1:IN BIT。PB2:INOUT BIT)。PORT MAP(PB1=B1,PB2=A1)。CONSTANT DELAY:TIME:=1ms。SIGNAL S1:BIT。BEGINS1=PB1 AFTER DELAY。PB2=S1 AFTER GB1,B1 AFTER GB2。END BLOCK BLK1。并行語句 /塊語句B1:BLOCKSIGNAL S:BIT。BEGINS=A AND B。B2:BLOCKSIGNAL S:BIT。BEGINS=A AND B。B3:BLOCKBEGINZ=S。END BLOCK B3。END BLOCK B2。Y=S。END BLOCK B1。注意 ： BLOCK語句可以嵌套，內(nèi)層 BLOCK能夠使用外層BLOCK所聲明的信號(hào)，而外層 BLOCK不能使用內(nèi)層 BLOCK中聲明的信號(hào)。并行語句 /并行信號(hào)賦值語句n 簡單信號(hào)賦值語句n 格式： 信號(hào)名 =表達(dá)式【 AFTER TIME】 。n 信號(hào)賦值語句在進(jìn)程中使用是順序語句，但是在進(jìn)程外即在結(jié)構(gòu)體中使用就是并行語句。n 當(dāng)賦值號(hào) “=”右邊表達(dá)式中的信號(hào)發(fā)生變化時(shí)，賦值語句被激活?？梢?， 一條并行信號(hào)賦值語句相當(dāng)于一個(gè)進(jìn)程 。n 例如：兩個(gè)等價(jià)ARCHITECTURE ART OF a_var ISBEGIN Output=a(I)。END ART。 ARCHITECTURE ART OF a_var ISBEGINPROCESS(a,I)BEGINOutput=a(I)。END PROCESS。END ART。 并行語句 /并行信號(hào)賦值語句n 條件信號(hào)賦值語句n 格式：目標(biāo)信號(hào)量 =表達(dá)式 1 WHEN 條件表達(dá)式 1 ELSE 表達(dá)式 2 WHEN 條件表達(dá)式 2 ELSE … 表達(dá)式 n WHEN 條件表達(dá)式 n 。n 注意：u最后一行中的 “條件表達(dá)式 n”可以寫作 “OTHERS”，以確保 WHEN 子句能夠覆蓋所有可能的條件；u所列出的條件有一個(gè)隱含的優(yōu)先級，先列出的優(yōu)先級最高，最后給出的條件優(yōu)先級最低。并行語句 /并行信號(hào)賦值語句 /條件信號(hào)賦值語句n 例如：四選一電路 LIBRARY IEEE。USE 。ENTITY mux41 ISPORT(i0,i1,i2,i3,a,b:IN STD_LOGIC。 q :OUT STD_LOGIC)。END mux41。ARCHITECTURE a OF mux414 ISSIGNAL sel: STD_LOGIC_VECTOR(1 DOWNTO 0)。BEGINsel=b a。q= i0 WHEN sel=00 ELSE i1 WHEN sel=01 ELSE i2 WHEN sel=10 ELSE i3 WHEN OTHORS 。END a。 并行語句 /并行信號(hào)賦值語句n 選擇信號(hào)賦值語句WITH 選擇條件表達(dá)式 SELECT目標(biāo)信號(hào)量 =表達(dá)式 1 WHEN 選擇條件 1 表達(dá)式 2 WHEN 選擇條件 2 … 表達(dá)式 n WHEN 選擇條件 n。n 注意：u最后一行中的 “選擇條件 n”可以寫作 “OTHERS”，以確保 WHEN 子句能夠覆蓋所有可能的條件；u選擇信號(hào)賦值語句沒有隱含的優(yōu)先級。并行語句 /并行信號(hào)賦值語句 /選擇信號(hào)賦值語句n 例如：四選一電路 LIBRARY IEEE。USE 。ENTITY mux41 ISPORT(SEL :IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 DIN: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 Q : OUT STD_LOGIC)。END mux41。ARCHITECTURE b OF mux41 ISBEGINWITH SEL SELECTQ=DIN(0) WHEN “00”,DIN(1) WHEN “01”,DIN(2) WHEN “10”,DIN(3) WHEN OTHERS。END b。 并行語句 /并行過程調(diào)用語句n 并行過程調(diào)用語句出現(xiàn)在結(jié)構(gòu)體內(nèi)，是一種可以在 進(jìn)程之外 執(zhí)行的過程調(diào)用語句。 —— 并行語句n 過程調(diào)用語句可以并發(fā)執(zhí)行 ,但要注意如下問題 :u并行過程調(diào)用是一個(gè)完整的語句，在它之前可以加標(biāo)號(hào)；u并行過程調(diào)用語句應(yīng)帶有 IN,OUT或 INOUT的參數(shù) ,他們應(yīng)該列在過程名后的括號(hào)內(nèi)；u并行過程調(diào)用可以有多個(gè)返回值，但其必須通過過程中所定義的輸出參數(shù)帶回；u結(jié)構(gòu)體內(nèi)的并行過程調(diào)用語句也由敏感信號(hào)量（括號(hào)內(nèi)的輸入?yún)?shù)）的變化來啟動(dòng)。n 與進(jìn)程相比不同之處在于：過程的內(nèi)容（過程內(nèi)部的順序語句）可以保留在別處，在整個(gè)設(shè)計(jì)內(nèi)可以重復(fù)使用。 并行語句 /元件例化語句n 元件例化就是對元件的調(diào)用。n 元件聲明格式：COMPONENT 元件實(shí)體名PORT(元件端口信息 )。END COMPONENT。n 元件例化格式：n 元件標(biāo)號(hào) :實(shí)體名 (元件名 ) PORT MAP(接口信號(hào)實(shí)參表 )。n 元件標(biāo)號(hào)是指所定義的元件例化的名稱；n 實(shí)體名 (元件名 )是以前設(shè)計(jì)的實(shí)體，或者是在零件庫中所包含的元件；n 接口信號(hào)實(shí)參表用來建立端口名和實(shí)體內(nèi)信號(hào)的映射關(guān)系 ,，一般有三種方式：位置映射、名稱映射和混合映射。并行語句 /元件例化語句n 例如：COMPONENT AND2PORT(X,Y:IN BIT。 Z:OUT BIT)。END COMPONENT?！璖IGNAL A,B,C:BIT。…U1:AND2 PORT MAP(A,B,C)。 位置映射U2:AND2 PORT MAP(X=A,Y=B,Z=C)。 名稱映射U3:AND2 PORT MAP(A,B,Z=C)。 混合映射并行語句 /生成語句n 生成 (GENERATE)語句提供了一種簡便的方法來創(chuàng)建并發(fā)語句的 0個(gè)或多個(gè)范例。語句格式如下：n 格式一：用于規(guī)則結(jié)構(gòu)的設(shè)計(jì)標(biāo)號(hào)名 :FOR 變量 IN 范圍 GENERATE【并發(fā)處理語句】END GENERATE 【標(biāo)號(hào)名】 。u范圍：整型表達(dá)式 1 TO/DOWNTO 整型表達(dá)式 2。u變量：默認(rèn)是 I。 n 格式二：用于不規(guī)則結(jié)構(gòu)的設(shè)計(jì)標(biāo)號(hào)名 :IF 條件 GENERATE【并發(fā)處理語句】END GENERATE 【標(biāo)號(hào)名】 。并行語句 /生成語句n 例如：…COMPONENT COMPPORT(X:IN STD_LOGIC。 Y:OUT STD_LOGIC)。END COMPONENT。SIGNAL A,B:STD_LOGIC_VECTOR(0 TO 7)?！璆EN:FOR I IN A’RANGE GENERATEU1:COMP PORT MAP(X=A(I),Y=B(I))。END GENERATE GEN。謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH