可編程邏輯器件2-資料下載頁
2025-01-01 14:33本頁面
【正文】 （ 4） IDCODE模式。 該指令模式用來標識 IEEE 鏈中的器件。（ 5） USERCODE模式。 該指令模式用來標識 IEEE UES (User Electronic Signature )。湖南科技大學 計算機學院 戴祖雄 35 FPGA和 CPLD的比較（ 1） 編程單元。 查找表型 FPGA的編程單元為SRAM結構，可以無限次編程，但它屬于易失性元件，掉點后芯片內信息要丟失；而 CPLD則采用EEPROM編程單元，不僅可無限次編程，且掉電后片內信息不會丟失。（ 2） 邏輯功能塊。 FPGA的 CLB陣列在結構形式上克服了 CPLD中那種固定的 “與 或 ”邏輯陣列結構的局限性，在組成一些復雜的、特殊的數字系統時現得更加靈活。湖南科技大學 計算機學院 戴祖雄 36（ 3） 內部連線結構。 CPLD的信號匯總于編程內連矩陣，然后分配到各個 CLB，因此信號通路固定，系統速度可以預測。而 FPGA的內連線分布在 CLB的周圍，且編程的種類和編程點很多，使布線相當靈活。但由于每個信號的傳輸途徑各異，傳輸延遲時間是不確定的，這不僅會給設計工作帶來麻煩，而且也限制了器件的工作速度。（ 4） 芯片邏輯利用率。 由于 FPGA的 CLB的規(guī)模小，可分為組合和時序兩個獨立的電路，又有豐富的內部連線，系統綜合時可進行充分的優(yōu)化，芯片的邏輯利用率比 CPLD要高。湖南科技大學 計算機學院 戴祖雄 37（ 5） 內部功耗。 CPLD的功耗一般在 ~間，而 FPGA的功耗只有 ~5mW，靜態(tài)時幾乎沒有功耗。（ 6） 應用范圍。 鑒于 FPGA和 CPLD在結構上的上述差異，其適用范圍也有所不同。一般 FPGA主要用于數據通路、多 I/O口及多寄存器的系統；而CPLD則使用于高速總線接口、復雜狀態(tài)機等對速度要求較高的系統。（ 7） CPLD保密性好， FPGA保密性差。（ 8） CPLD的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的，而 FPGA的分段式布線結構決定了其延遲的不可預測性。湖南科技大學 計算機學院 戴祖雄 38謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
電大資料相關推薦
鄂ICP備17016276號-1