freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

第2章可編程邏輯器件-資料下載頁

2025-06-29 17:08本頁面
  

【正文】 號為EP2CEP2CEP2CEP2C3EP2C50和EP1C70等,其主要性能表如表214所示。表213 Cyclone系列的芯片性能型號()邏輯單元鎖相環(huán)M4K RAM 塊備 注EP1C32,910113每塊RAM為4Kbit,可以另加1位奇偶校驗位EP1C44,000217EP1C65,980220EP1C1212,060252EP1C2020,060264表214 Cyclone II系列的芯片性能特 性 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70邏輯單元( LE ) 4,608 8,256 18,752 33,216 50,528 68,416 M4K RAM 塊 26 36 52 105 129 250 RAM 總量 119,808 165,888 239,616 483,840 594,432 1,152,000 嵌入式1818乘法器 13 18 26 35 86 150 鎖相環(huán)(PLL) 2 2 4 4 4 4 最大可用I/O管腳 142 182 315 475 450 622 (3)Stratix / StratixII系列Stratix 是Startix芯片在2002年的推出,改變了Altera在FPGA市場上的被動局面。該芯片適合高端應(yīng)用。,集成硬件乘加器,芯片內(nèi)部結(jié)構(gòu)比Altera以前的產(chǎn)品有很大變化,該系列主要型號為EP1SEP1S20等,其主要性能表如表215所示。隨著2005年新一代StratixII器件的推出,將被StratixII逐漸取代。StratixII:是Stratix的下一代產(chǎn)品,采用90um工藝,是大容量高性能FPGA,該系列主要型號為EP2S1EP2S30等,其主要性能表如表216所示。表215 Stratix系列的芯片性能邏輯單元 LE512bit RAM塊4Kbit RAM塊512K MegaRAM塊DSP塊備注EP1S1010570946016每個DSP塊可實現(xiàn)4個9x9乘法/累加器RAM塊可以另加奇偶校驗位EP1S201846019482210EP1S2525660224138210EP1S3032470295171412EP1S4041250384183414EP1S6057120574292618EP1S8079040767364922EP1S12011414011185201228表216 Stratix系列的芯片性能功能 EP2S15 EP2S30 EP2S60 EP2S90 EP2S130 EP2S180 自適應(yīng)邏輯模塊(ALM) 6,240 13,552 24,176 36,384 53,016 71,760 等效邏輯單元 (LE) 15,600 33,880 60,440 90,960 132,540 179,400 M512 RAM 塊 (512 bits) 104 202 329 488 699 930 M4K RAM 塊 (4 Kbits)78 144 255 408 609 768 MRAM 塊(512 K)0 1 2 4 6 9 總共 RAM bits419,328 1,369,728 2,544,192 4,520,448 6,747,840 9,383,040 DSP塊(每個DSP包含4個18x18乘法器)12 16 36 48 63 96 鎖相環(huán)(PLL) 6 6 12 12 12 12 最大可用I/O管腳 358 542 702 886 1,110 1,158 2. Xilinx公司的FPGA器件Xilinx公司是FPGA的發(fā)明者,老牌FPGA公司,是最大可編程邏輯器件供應(yīng)商之一。FPGA產(chǎn)品種類較全,主要有Spartan和Virtex這兩個系列。(1)Spartan系列Spartan系列的總體性能指標(biāo)不是很優(yōu)秀,適合低成本應(yīng)用場合,是Xilinx在低端FPGA市場上的主要產(chǎn)品。Spartan3/3L是全球第一款90nm工藝FPGA,于2003年開始陸續(xù)推出。目前市場上中低容量型號很容易購買到,大容量相對少一些。該系列主要型號為XC3S50、XC3S200等,其主要性能表如表217所示。Spartan3E是基于Spartan3/3L設(shè)計的,對性能和成本進一步優(yōu)化成本低廉,該系列主要型號為XC3S100E、XC3S250E等,其主要性能表如表218所示。表217 Spartan3/3L系列的芯片性能Slices18x18乘法器RAM塊備 注XC3S5076844每個RAM塊容量是18KbitXC3S20019201212XC3S40035841616XC3S100076802424XC3S1500133123232XC3S2000204804040XC3S4000276489696XC3S500033280104104表218 Spartan3E系列的芯片性能器 件XC 3S100E XC 3S250E XC 3S500E XC 3S1200E XC 3S1600E Logic Cells 2,160 5,508 10,476 19,512 33,192 18x18 Multipliers 4 12 20 28 36 Block RAM Bits 72K 216K 360K 504K 648K Distributed RAM Bits 15K 38K 73K 136K 231K DCMs 2 4 4 8 8 最大差分 I/O 對 40 68 92 124 156 最大差單端 I/O 108 172 232 304 376 (2)Virtex系列Virtex4是 xilinx最新一代高端FPGA產(chǎn)品,包含三個子系列:LX,SX,F(xiàn)X其中Virtex4 LX:側(cè)重普通邏輯應(yīng)用、Virtex4 SX:側(cè)重數(shù)字信號處理,DSP模塊比較多、Virtex4 FX:集成PowerPC和高速接口收發(fā)模塊。 該系列芯片的各項指標(biāo)比上一代VirtexII均有很大提高,獲得2005年EDN雜志最佳產(chǎn)品稱號,從2005年年底開始批量生產(chǎn),將逐步取代VirtexII,VirtexIIPro,是Xilinx在高端FPGA市場中的最重要的產(chǎn)品。該系列主要型號為4VLX14VLX25等,其主要性能表如表219所示。表219 Virtex4 LX系列的芯片性能SlicesRAM塊DSP塊備 注4VLX1561444832每個RAM塊容量是18Kbit,DSP塊可以配置為1個18x18乘法器,加法器或累加器4VLX251075272484VLX401843296644VLX6026624160644VLX8035840200804VLX10049152240964VLX16067584288964VLX2008908833696 CPLD與FPGA的比較CPLD/FPGA即繼承了ASIC大規(guī)模、高集成度、高可靠性的優(yōu)點,又克服了ASIC設(shè)計周期長、投資大、靈活性差的缺點,從而逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的首選器件之一。從以下五個方面對CPLD和FPGA進行比較。1. 在結(jié)構(gòu)工藝方面采用EEPROM或Flash工藝的CPLD器件,是以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件,更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu),CPLD多用于實現(xiàn)組合邏輯電路; FPGA器件大多數(shù)為SRAM工藝實現(xiàn),該器件適合于觸發(fā)器豐富的結(jié)構(gòu),有利于時序邏輯電路的實現(xiàn)。2. 規(guī)模和邏輯復(fù)雜度FPGA可以達到比CPLD更高的集成度,同時也具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。自從Xilixn公司1985年推出第一片F(xiàn)PGA以來,F(xiàn)PGA的集成度和性能提高很快,其集成度可以達千萬門/片以上,系統(tǒng)性能可達到250MHz以上。現(xiàn)在的FPGA可以嵌入CPU或DSP內(nèi)核以及其他IP core中,支持軟硬件協(xié)同設(shè)計,可以作為可編程片上系統(tǒng)SOPC的硬件平臺。3. 編程和配置向CPLD存放所設(shè)計電路的結(jié)構(gòu)信息稱為編程,通常允許數(shù)據(jù)擦除改寫1萬次以上。目前使用的CPLD器件編程時不需要專用的編程器,只需將由計算機產(chǎn)生的編程數(shù)據(jù)經(jīng)編程電纜直接載入到指定的CPLD器件,這一技術(shù)又叫在系統(tǒng)可編程技術(shù)。FPGA器件大多數(shù)為SRAM工藝,斷電后電路設(shè)計信息會丟失,因此每次上電需重新對器件裝載編程信息,這一編程過程稱為配置(Configure)。對于SRAM工藝的FPGA來說,配置的次數(shù)是無限的。為了使用上的方便,F(xiàn)PGA的編程數(shù)據(jù)通常存放在EEPROM中,每次開始工作時可自動裝載設(shè)計信息。4. 功率消耗一般情況下,CPLD功耗要比FPGA大,并且集成度越高越明顯。5. 使用和保密性CPLD的編程工藝采用EEPROM或FLASH技術(shù),無須外部存儲器芯片,使用簡單,保密性好;而基于SRAM編程的FPGA,其編程信息需存放在外部存儲器上,并且使用方法相對較復(fù)雜,保密性差。31 / 31
點擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1