可編程邏輯器件--pld-資料下載頁(yè)
2024-12-30 09:27本頁(yè)面
【正文】 單元之間的互連。 連續(xù)式互連結(jié)構(gòu) 消除了分段式互連結(jié)構(gòu)在定時(shí)上的差異，并在邏輯單元之間提供快速且具有固定延時(shí)的通路。 CPLD的延時(shí)較小。PLD器件的命名與選型? EPM7 128 S L C 84－ 10– EPM7：產(chǎn)品系列為 EPM7000系列– 128：有 128個(gè)邏輯宏單元– S：電壓為 5V， AE為 ， B為 – L：封裝為 PLCC， Q代表 PQFP等– C：商業(yè)級(jí)（ Commercial） 0～ 70度，I：工業(yè)級(jí)（ Industry），－ 40～ 85度M：軍品級(jí)（ Military），－ 55～ 125度– 84：管腳數(shù)目– 10：速度級(jí)別管腳的定義? 特殊功能的管腳– 電源腳 VCC和 GND， VCC一般分為 VCCINT和VCCIO兩種– JTAG管腳：實(shí)現(xiàn)在線編程和邊界掃描– 配置管腳（ FPGA）：用于由 EEPROM配置芯片? 信號(hào)管腳– 專用輸入管腳：全局時(shí)鐘、復(fù)位、置位– 可隨意配置其功能為：輸入、輸出、雙向、三態(tài)PLD的設(shè)計(jì)步驟設(shè)計(jì)輸入? 原理圖輸入– 使用元件符號(hào)和連線等描述– 比較直觀，但設(shè)計(jì)大規(guī)模的數(shù)字系統(tǒng)時(shí)則顯得繁瑣? HDL語(yǔ)言輸入– 邏輯描述功能強(qiáng)– 成為國(guó)際標(biāo)準(zhǔn)，便于移植? 原理圖與 HDL的聯(lián)系與高級(jí)語(yǔ)言與匯編語(yǔ)言類似設(shè)計(jì)處理? 綜合和優(yōu)化– 優(yōu)化：將邏輯化簡(jiǎn)，去除冗余項(xiàng)，減少設(shè)計(jì)所耗用的資源– 綜合：將模塊化層次化設(shè)計(jì)的多個(gè)文件合并為一個(gè)網(wǎng)表，使設(shè)計(jì)層次平面化? 映射– 把設(shè)計(jì)分為多個(gè)適合特定器件內(nèi)部邏輯資源實(shí)現(xiàn)的邏輯小塊的形式? 布局與布線– 將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置并利用布線資源完成各功能塊之間的連接? 生成編程文件– 生成可供器件編程使用的數(shù)據(jù)文件模擬仿真? 功能仿真– 不考慮信號(hào)傳輸和器件的延時(shí)? 時(shí)序仿真– 不同器件的內(nèi)部延時(shí)不一樣，不同的布局、布線延時(shí)也會(huì)有比較大的不同? 在線驗(yàn)證– 利用實(shí)現(xiàn)手段測(cè)試器件最終功能和性能指標(biāo)在系統(tǒng)編程技術(shù) ISP－－In System Program? 對(duì) PLD的邏輯功能可隨時(shí)進(jìn)行修改。由Lattice公司率先發(fā)明? 優(yōu)點(diǎn)：– 方便硬件的調(diào)試– 方便硬件版本的升級(jí)，類似于軟件升級(jí)在系統(tǒng)編程技術(shù) ISP－－In System Program邊界掃描測(cè)試技術(shù) BST－－Boundary Scan Test? 據(jù) JTAG，用于解決大規(guī)模集成電路的測(cè)試問(wèn)題。? 現(xiàn)在新開(kāi)發(fā)的可編程器件都支持邊界掃描技術(shù)，并將其作為 ISP接口。? 在 DSP開(kāi)發(fā)和嵌入式處理器的開(kāi)發(fā)中應(yīng)用得非常廣泛。謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1