模擬電子電路組合邏輯電路2-資料下載頁
2025-02-05 15:06本頁面
【正文】 位。 若次高位 A2 B2，則 A B；若 A2 B2，則 A B；若 A2 = B2，則再去比較更低位。 依次類推，直至最低位比較結(jié)束。 組合邏輯電路主要要求： 了解競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因和消除措施。 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn) 組合邏輯電路一、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其危害 當(dāng)信號(hào)通過導(dǎo)線和門電路時(shí)，將產(chǎn)生時(shí)間延遲。因此， 同一個(gè)門的一組輸入信號(hào)， 由于它們?cè)诖饲巴ㄟ^不同數(shù)目的門，經(jīng)過不同長(zhǎng)度導(dǎo)線的傳輸， 到達(dá)門輸入端的時(shí)間會(huì)有先有后，這種現(xiàn)象稱為競(jìng)爭(zhēng)。 邏輯門因輸入端的 競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生 不應(yīng)有的尖峰干擾脈沖的現(xiàn)象，稱為冒險(xiǎn)?？赡軐?dǎo)致錯(cuò)誤動(dòng)作 組合邏輯電路二、競(jìng)爭(zhēng)冒險(xiǎn)的產(chǎn)生原因及消除方法負(fù)尖峰脈沖冒險(xiǎn)舉例 可見，在組合邏輯電路中，當(dāng)一個(gè)門電路 (如 G2)輸入兩個(gè)向相反方向變化的互補(bǔ)信號(hào)時(shí)， 則在輸出端可能會(huì)產(chǎn)生尖峰干擾脈沖。正尖峰脈沖冒險(xiǎn)舉例G2G1AYY=A+AA理想考慮門延時(shí)AY11AY1tpdG2G1AYY=AAA理想考慮門延時(shí)Y 0AAY1tpd 組合邏輯電路 由于尖峰干擾脈沖的寬度很窄，在 可能產(chǎn)生尖峰干擾脈沖的門電路輸出端與地之間接入 一個(gè)容量為 幾十皮法的電容 就可吸收掉尖峰干擾脈沖。1. 加封鎖脈沖2. 加選通脈沖3. 修改邏輯設(shè)計(jì)4. 接入濾波電容消除冒險(xiǎn)的方法： 組合邏輯電路本章小結(jié)數(shù)據(jù)選擇器的作用 是 根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出。數(shù)據(jù)分配器的作用 是 根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去。加法器 用于實(shí)現(xiàn)多位加法運(yùn)算，其單元電路有半加器和全加器；其集成電路主要有 串行進(jìn)位加法器和超前進(jìn)位加法器。 組合邏輯電路數(shù)值比較器 用于比較兩個(gè)二進(jìn)制數(shù)的大小。 以 MSI 組件為基本單元的電路設(shè)計(jì)，其最簡(jiǎn)含義是： MSI 組件個(gè)數(shù)最少，品種最少，組件之間的連線最少。以邏輯門為基本單元的電路設(shè)計(jì)，其最簡(jiǎn)含義是：邏輯門數(shù)目最少，且各個(gè)邏輯門輸入端的數(shù)目和電路的級(jí)數(shù)也最少，沒有竟?fàn)幟半U(xiǎn)。 用于實(shí)現(xiàn)組合邏輯電路的 MSI 組件主要有譯碼器和數(shù)據(jù)選擇器。 組合邏輯電路編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器和加法器等是常用的 MSI 組合邏輯部件，學(xué)習(xí)時(shí)應(yīng)重點(diǎn)掌握其邏輯功能及應(yīng)用。 組合邏輯電路謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1