模擬電子電路組合邏輯電路2(參考版)
2025-02-07 15:06本頁面
【正文】 組合邏輯電路編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器和加法器等是常用的 MSI 組合邏輯部件，學(xué)習(xí)時(shí)應(yīng)重點(diǎn)掌握其邏輯功能及應(yīng)用。以邏輯門為基本單元的電路設(shè)計(jì)，其最簡含義是：邏輯門數(shù)目最少，且各個(gè)邏輯門輸入端的數(shù)目和電路的級數(shù)也最少，沒有竟?fàn)幟半U(xiǎn)。 組合邏輯電路數(shù)值比較器 用于比較兩個(gè)二進(jìn)制數(shù)的大小。數(shù)據(jù)分配器的作用 是 根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去。AA理想考慮門延時(shí)Y 0AAY1tpd 組合邏輯電路 由于尖峰干擾脈沖的寬度很窄，在 可能產(chǎn)生尖峰干擾脈沖的門電路輸出端與地之間接入 一個(gè)容量為 幾十皮法的電容 就可吸收掉尖峰干擾脈沖?？赡軐?dǎo)致錯(cuò)誤動(dòng)作 組合邏輯電路二、競爭冒險(xiǎn)的產(chǎn)生原因及消除方法負(fù)尖峰脈沖冒險(xiǎn)舉例 可見，在組合邏輯電路中，當(dāng)一個(gè)門電路 (如 G2)輸入兩個(gè)向相反方向變化的互補(bǔ)信號時(shí)， 則在輸出端可能會(huì)產(chǎn)生尖峰干擾脈沖。因此， 同一個(gè)門的一組輸入信號， 由于它們在此前通過不同數(shù)目的門，經(jīng)過不同長度導(dǎo)線的傳輸， 到達(dá)門輸入端的時(shí)間會(huì)有先有后，這種現(xiàn)象稱為競爭。 組合邏輯電路主要要求： 了解競爭冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因和消除措施。 若次高位 A2 B2，則 A B；若 A2 B2，則 A B；若 A2 = B2，則再去比較更低位。 (一 ) 1 位數(shù)值比較器 輸 入 輸 出A B Y(AB) Y(AB) Y(A=B)0 0 0 0 10 1 0 1 01 0 1 0 01 1 0 0 1ABA ABABBY(AB)Y(A=B)Y(AB) 組合邏輯電路 (二 ) 多位數(shù)值比較器 可利用 1 位數(shù)值比較器構(gòu)成比較原理：從最高位開始逐步向低位進(jìn)行比較。相加結(jié)果讀數(shù)為 C3S3S2S1S0和數(shù)進(jìn)位數(shù) 組合邏輯電路超前進(jìn)位加法器舉例： CT74LS283相加結(jié)果讀數(shù)為 C3S3S2S1S0 4 位二進(jìn)制加數(shù) B 輸入端 4 位二進(jìn)制加數(shù) A 輸入端低位片進(jìn)位輸入端本位和輸出端向高位片的進(jìn)位輸出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑CT74LS283邏輯符號 組合邏輯電路二、數(shù)值比較器 Digital Comparator，又稱數(shù)字比較器。運(yùn)算速度快?！ ∑溥M(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來的進(jìn)位數(shù)進(jìn)行相加。它只將兩個(gè) 1 位二進(jìn)制數(shù)相加，而不考慮低位來的進(jìn)位。了解數(shù)值比較器的作用。Y為三變量函數(shù) ， 故選用 8
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1