電工與電子技術(shù)門電路與組合邏輯電路-資料下載頁
2025-01-18 19:07本頁面
【正文】 1 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 (3) 應(yīng)用卡諾圖化簡邏輯函數(shù) A BC 00 1 0 01 11 10 1 1 1 1 例 6. A B CCABCBABCAY ????用卡諾圖表示并化簡。 解： ? (a)將取值為“ 1”的相鄰小方格圈成圈 。 步驟 “與或”邏輯式 (b)所圈取值為“ 1”的相鄰小方格的個(gè)數(shù)應(yīng)為 2n， (n=0,1,2…) 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 (3)應(yīng)用卡諾圖化簡邏輯函數(shù) A BC 00 1 0 01 11 10 1 1 1 1 解： 三個(gè)圈最小項(xiàng)分別為： ?合并最小項(xiàng) ABCCBA ?ABCBCA ?CABABC ?BC?AC?AB??寫出簡化邏輯式 ABACBCY ???卡諾圖化簡法：保留一個(gè)圈內(nèi)最小項(xiàng)的 相同變量，而消去 相反變量。 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 ? 數(shù)制和脈沖信號 ? 基本門電路及其組合 ? 和 TTL門電路 CMOS門電路 ? 邏輯代數(shù) ? 組合邏輯電路的分析與綜合 ? 加法器 ? 編碼器 ? 譯碼器和數(shù)字顯示 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 組合邏輯電路的分析與綜合 組合邏輯電路： 任何時(shí)刻電路的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻以前的電路狀態(tài)無關(guān)。 組合邏輯電路框圖 X1 Xn X2 Y2 Y1 Yn . . . 組合邏輯電路 輸入 輸出 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 20. 6. 1 組合邏輯電路的分析 (1) 由邏輯圖寫出輸出端的邏輯表達(dá)式 (2) 運(yùn)用邏輯代數(shù)化簡或變換 (3) 列邏輯狀態(tài)表 (4) 分析邏輯功能 已知邏輯電路 確定 邏輯功能 分析步驟： 例 1： 分析下圖的邏輯功能 (1) 寫出邏輯表達(dá)式 Y = Y2 Y3 = A AB B AB . . . A B . . A B . A . . A B B Y1 A B amp。 amp。 amp。 amp。 Y Y3 Y2 (2) 應(yīng)用邏輯代數(shù)化簡 Y = A AB B AB . . . = A AB +B AB . . = AB +AB 反演律 = A (A+B) +B (A+B) . . 反演律 = A AB +B AB . . (3) 列邏輯狀態(tài)表 Y= AB +AB =A B 邏輯式 (4) 分析邏輯功能 輸入 相同 輸出為 “ 0”， 輸入 相異 輸出為 “ 1”， 稱為 “異或”邏輯 關(guān)系。這種電路稱“異或”門。 =1 A B Y 邏輯符號 A B Y 0 0 1 1 0 0 1 1 1 0 0 1 (1) 寫出邏輯式 例 2： 分析下圖的邏輯功能 A B . Y = AB AB . A?B 化簡 A B = AB +AB amp。 amp。 1 1 B A Y amp。 (2) 列邏輯狀態(tài)表 Y= AB +AB (3) 分析邏輯功能 輸入 相同 輸出為 “ 1”,輸入相異輸出為 “ 0”,稱為“判一致電路” (“同或門” ) ,可用于判斷各輸入端的狀態(tài)是否相同。 =A B 邏輯式 =1 A B Y 邏輯符號 =A B A B Y 0 0 1 1 0 0 1 0 0 1 1 1 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 組合邏輯電路的綜合 根據(jù)邏輯功能要求 邏輯電路 設(shè)計(jì) (1) 由邏輯要求，列出邏輯狀態(tài)表 (2) 由邏輯狀態(tài)表寫出邏輯表達(dá)式 (3) 簡化和變換邏輯表達(dá)式 (4) 畫出邏輯圖 設(shè)計(jì)步驟如下： 例 1： 設(shè)計(jì)一個(gè)三人 (A、 B、 C)表決電路。每人有一按鍵，如果贊同，按鍵，表示“ 1”；如不贊同，不按鍵，表示 “ 0”。表決結(jié)果用指示燈表示，多數(shù)贊同，燈亮為“ 1”，反之燈不亮為“ 0”。 (1) 列邏輯狀態(tài)表 (2) 寫出邏輯表達(dá)式 取 Y=“1”( 或 Y=“0” ) 列邏輯式 取 Y = “1” 對應(yīng)于 Y=1， 若輸入變量為“ 1”， 則取輸入變量本身 (如 A )； 若輸入變量為 “ 0”則取其反變量 (如 A )。 0 0 0 0 A B C Y 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 CBACBABABCAY ???? C(3) 用“與非”門構(gòu)成邏輯電路 在一種組合中，各輸入變量之間是“與”關(guān)系 各組合之間是“或”關(guān)系 0 0 0 0 A B C Y 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 ACBCBAY ???ACBCBAY ??? CABCBA ..?)( BACBA ???A BC 00 01 11 10 0 1 1 1 1 1 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 三人表決電路 CBCBY AA ???amp。 ? amp。 ? A B C Y amp。 amp。 amp。 amp。 A B C C )( BBY ??? ACA
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1