電工與電子技術(shù)門電路與組合邏輯電路(完整版)
【正文】 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 TTL門電路 (三極管 —三極管邏輯門電路 ) TTL門電路是雙極型晶體管構(gòu)成的 集成門電路 ，與由 分立元器件構(gòu)成的門電路 相比， 具有速度快、可靠性高和微型化等優(yōu)點(diǎn) 。 2. 二極管“或” 門電路 (3) 邏輯關(guān)系 ： “或” 邏輯 即：有 “ 1”出 “ 1”， 全 “ 0”出 “ 0” Y=A+B+C 邏輯表達(dá)式： 邏輯符號(hào)： A B Y C 1 0 0 0 0 0 0 1 1 1 0 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 1 1 1 1 1 A B Y C “或” 門邏輯狀態(tài)表 3. 晶體管“非” 門電路 +UCC UBB A RK RB RC Y T 1 0 截止 飽和(2) 邏輯表達(dá)式： Y=A “0” 1 0 “1” (1) 電路 “0” “1” A Y “非” 門邏輯狀態(tài)表 邏輯符號(hào) 1 A Y 1. 與非門電路 有 “ 0”出 “ 1”，全 “ 1”出“ 0” “與”門 amp。 邏輯表達(dá)式： Y = A 狀態(tài)表 1 0 1 A Y 0 Y 220V A + R 電平的高低一般用 “ 1”和 “ 0”兩種狀態(tài)區(qū)別，若規(guī)定 高電平為“ 1”，低電平為“ 0”則稱為 正邏輯 。 所謂門就是一種開關(guān)，它能按照一定的條件去控制信號(hào)的通過或不通過。 本章要求： 2. 會(huì)用邏輯代數(shù)的基本運(yùn)算法則化簡(jiǎn)邏輯函數(shù) 。 3. 會(huì)分析和設(shè)計(jì)簡(jiǎn)單的組合邏輯電路 。 尖頂波 t 矩形波 t 處理數(shù)字信號(hào)的電路稱為數(shù)字電路 ，它注重研究的是輸入、輸出信號(hào)之間的邏輯關(guān)系。 邏輯表達(dá)式： Y = A + B 狀態(tài)表 0 0 0 1 1 1 1 1 0 1 1 0 A B Y 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 220V + 設(shè)：開關(guān)斷開、燈不亮用邏輯 “ 0”表示，開關(guān)閉合、燈亮用 邏輯“ 1”表示。 0V 0V 0V 3V+U 12V R DA DC A B Y DB C 3V3V0V 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 1 1 1 A B Y C “與” 門邏輯狀態(tài)表 3V1. 二極管“與” 門電路 (3) 邏輯關(guān)系： “與” 邏輯 即：有 “ 0”出 “ 0”， 全 “ 1”出 “ 1” Y=A B C 邏輯表達(dá)式： 邏輯符號(hào)： amp。 D 1 Y 3. 與或非門電路 邏輯表達(dá)式： 1 amp。 A B C “與非”門 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 74LS00、 74LS20管腳排列示意圖 amp。 +5V Ui Uo V V A B C D E (2)TTL“與非”門的參數(shù) 電壓傳輸特性 典型值 ， ? 典型值 ， ? 輸出高電平電壓 UOH 輸出低電平電壓 UOL 輸出高電平 電壓 UOH和輸出低電平電壓 UOL UO/V O 1 2 3 1 2 3 4 Ui /V 平均傳輸延遲時(shí)間 tpd 50% 50% tpd1 tpd2 2pt2pt1pdttt ?? TTL的 tpd 約在 10ns ~ 40ns，此值愈小愈好。 A3 B3 E3 A1 B1 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 CMOS 非門電路 A Y T2 +UDD T1 N 溝道 P 溝道 G G D S S CMOS門電路 PMOS管 NMOS管 CMOS 管 負(fù)載管 驅(qū)動(dòng)管 (互補(bǔ)對(duì)稱管 ) A=“1”時(shí)， T1導(dǎo)通， T2截止， Y=“0” A=“0”時(shí)， T1截止， T2導(dǎo)通， Y=“1” Y= A 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 T4 與 T3 并聯(lián)， T1 與 T2 串聯(lián)； 當(dāng) AB 都是高電平時(shí) , T1 與 T2 同時(shí)導(dǎo)通 ， T4 與 T3 同時(shí)截止；輸出 Y 為低電平 。 例： 有一 T形走廊，在相會(huì)處有一路燈 , 在進(jìn)入走廊的 A、 B、 C三地各有控制開關(guān)，都能獨(dú)立進(jìn)行控制。 amp。 利用邏輯代數(shù)變換，可用不同的門電路實(shí)現(xiàn)相同的邏輯功能。 amp。 (2) 卡諾圖 B A 0 1 0 1 BA BABA BA二變量 BC A 00 1 0 0m01 11 10 三變量 1m 3m 2m4m 5m 7m 6m二進(jìn)制數(shù)對(duì) 應(yīng)的十進(jìn)制 數(shù)編號(hào) AB 00 0m01 11 10 1m 3m 2m4m 5m 7m 6mCD 00 01 11 10 四變量 12m 12m 15m 14m8m 9m 11m 10m任意兩 個(gè)相鄰 最小項(xiàng) 之間只 有一個(gè) 變量改變 (2) 卡諾圖 (a)根據(jù)狀態(tài)表畫出卡諾圖 如 : A BC 00 1 0 01 11 10 1 1 1 1 將輸出變量為“ 1”的填入對(duì)應(yīng)的小方格 ,為“ 0”的可不填。 amp。每人有一按鍵，如果贊同，按鍵，表示“ 1”；如不贊同，不按鍵，表示 “ 0”。 amp。 (1) 列邏輯狀態(tài)表 (2) 寫出邏輯表達(dá)式 取 Y=“1”( 或 Y=“0” ) 列邏輯式 取 Y = “1” 對(duì)應(yīng)于 Y=1， 若輸入變量為“ 1”， 則取輸入變量本身 (如 A )； 若輸入變量為 “ 0”則取其反變量 (如 A )。這種電路稱“異或”門。 解： ? (a)將取值為“ 1”的相鄰小方格圈成圈 。 amp。 B amp。 amp。設(shè) A、 B、 C代表三個(gè)開關(guān)（輸入變量）； Y代表燈（輸出變量）。 20. 4. 2 CMOS與
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1