【導讀】花色顯示等功能。并進行了程序仿真、動態(tài)掃描等步驟。（三）數(shù)碼管顯示部分-------------------------------------11-. （四）點陣顯示部分----------------------------------------17-. 出租車啟動后，“里程顯示”開始顯示起步里程，當超出起步。里程后，顯示實際里程數(shù)據(jù)，計費顯示作相應的顯示。部具有時間計時功能，并可選擇顯示，時間顯示采用8位七段數(shù)碼管，顯示格式為&#215;&#215;（小時）&#215;&#215;（分）&#215;&#215;（秒）。車每行駛100m，計數(shù)器A輸出1個“100m脈沖信號oclk”，不同車型。ifthenq<=q+1;——系統(tǒng)脈沖每來一次下降沿，q加1. clk<=q;clk_scan<=q;——把q的18位上的數(shù)據(jù)送入clk，把q的9位上的數(shù)據(jù)送入clk

　　

【正文】 C。 seg_o,d_out :OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 END MUX32_16。 ARCHITECTURE ARCH OF MUX32_16 IS BEGIN seg_o=seg_in WHEN SEL=39。139。 ELSE d_in 。 sel 為 1 時送七段數(shù)碼管數(shù)據(jù)與地址，否則送點陣數(shù)據(jù)與地址 d_out=dip WHEN SEL=39。139。 ELSE add_rom 。 END ARCH。 仿真波形如圖 19： 22 圖 19 （ 3） KH_Cntrl_2控制模塊 程序及仿真： library ieee。 use 。 entity KH_Cntrl_2 is port( SEG: in std_logic_vector(7 downto 0)。 DIO: in std_logic_vector(7 downto 0)。 sel,RST_PIO: in std_logic。 nCS0_PIO: out std_logic。 nOE_PIO,nWE_PIO: out std_logic。 data_PIO: inout std_logic_vector(7 downto 0)。 add_PIO: out bit_vector(4 downto 0))。 end KH_Cntrl_2。 architecture KH_Model_A of KH_Cntrl_2 is SIGNAL temp:std_logic_vector(8 downto 0)。 begin temp=sel amp。 DIO。 sel 用于區(qū)分點陣和數(shù)碼管 process(temp,RST_PIO,sel) begin if(RST_PIO = 39。039。) then nCS0_PIO = 39。139。 nOE_PIO = 39。139。 nWE_PIO = 39。139。 RST_PIO = 39。039。時不寫入底板 else nCS0_PIO = 39。039。 nOE_PIO = 39。139。 nWE_PIO = 39。039。 否則 ， 寫入底板 case temp is when000000000=add_PIO=00010。data_PIO=SEG。 當 temp 為 000000000 時 ，將 地址為00010 處的數(shù)據(jù)輸入 when000000001=add_PIO=00011。data_PIO=SEG。 when000000010=add_PIO=00100。data_PIO=SEG。 when000000011=add_PIO=00101。data_PIO=SEG。 when000000100=add_PIO=00110。data_PIO=SEG。 when000000101=add_PIO=00111。data_PIO=SEG。 when000000110=add_PIO=01000。data_PIO=SEG。 when000000111=add_PIO=01001。data_PIO=SEG。 23 when000001000=add_PIO=01010。data_PIO=SEG。 when000001001=add_PIO=01011。data_PIO=SEG。 when000001010=add_PIO=01100。data_PIO=SEG。 when000001011=add_PIO=01101。data_PIO=SEG。 when000001100=add_PIO=01110。data_PIO=SEG。 when000001101=add_PIO=01111。data_PIO=SEG。 when000001110=add_PIO=10000。data_PIO=SEG。 when000001111=add_PIO=10001。data_PIO=SEG。 when110000000=add_PIO=11000。data_PIO=SEG。 when101000000=add_PIO=11001。data_PIO=SEG。 when100100000=add_PIO=11010。data_PIO=SEG。 when100010000=add_PIO=11011。data_PIO=SEG。 when100001000=add_PIO=11100。data_PIO=SEG。 when100000100=add_PIO=11101。data_PIO=SEG。 when100000010=add_PIO=11110。data_PIO=SEG。 when100000001=add_PIO=11111。data_PIO=SEG。 when others=add_PIO=11100。data_PIO=(others=39。039。)。 end case。 end if。 end process。 end KH_Model_A。 仿真波形如圖 20: 圖 20 (4) dff_3bb無抖動雙穩(wěn)態(tài)開關(guān)電路的程序 及仿真 ： LIBRARY ieee。 ieee 庫使用說明 USE 。 定義元件庫 USE 。 ENTITY dff_3bb IS 實體名為 dff_3bb PORT ( clk : IN std_logic。 同步時鐘信號 clk key : IN std_logic。 手動按鍵信號 key，壓下為 0，不壓為 1的動低型按鍵 en : 24 OUT std_logic )。 時鐘同步消抖動后的輸出信號 en END dff_3bb。 ARCHITECTURE dataflow OF dff_3bb IS CONSTANT s0:std_logic_vector(1 DOWNTO 0):=00。自定義 s0,s1,s2,s3的狀態(tài)編碼 CONSTANT s1:std_logic_vector(1 DOWNTO 0):=01。 CONSTANT s2:std_logic_vector(1 DOWNTO 0):=11。 CONSTANT s3:std_logic_vector(1 DOWNTO 0):=10。 SIGNAL state:std_logic_vector(1 DOWNTO 0)。 定義 state BEGIN PROCESS(clk,key) BEGIN IF clk39。EVENT AND clk=39。139。 THEN 若檢測到 clk 有上升沿則轉(zhuǎn)入 CASE語句 CASE state IS 定義狀態(tài)信號 state的狀態(tài)轉(zhuǎn)換表 WHEN s0 = WHEN s0 =en=39。039。 在狀態(tài) s0 時輸出 en=0 IF key=39。139。 THEN state=s0。 按鍵 key 常態(tài)為 1，若沒有按下 key鍵 (key=1)，則維持狀態(tài) s0 ELSE state=s1。 否則（ key 被按下 (key=0)按鍵動作了一次），狀態(tài)轉(zhuǎn)換為 s1 END IF。 WHEN s1 = WHEN s1 =en=39。139。 在狀態(tài) s1 時輸出 en=1 IF key=39。039。 THEN state=s1。 若 key 被繼續(xù)按下 (key=0)，狀態(tài)維持為 s1 ELSE state=s2。 否則（ key 被松開抬起 (key=1)按鍵又動作了一次），狀態(tài)轉(zhuǎn)換為 s2 END IF。 WHEN s2 = WHEN s2 =en=39。139。 在狀態(tài) s2 時維持輸出 en=1不變 IF key=39。039。 THEN state=s3。 若 key 又被按下 (key=0)按鍵動作了一次，則狀態(tài)轉(zhuǎn)換為 s3 ELSE state=s2。 否則按鍵繼續(xù)松 開著 (key=1)狀態(tài)維持 s2不變 END IF。 WHEN s3 = WHEN s3 =en=39。039。 在狀態(tài) s3 時輸出 en=0 IF key=39。039。 THEN state=s3。若 key被繼續(xù)按下 (key=0)，狀態(tài)維持為 s3 ELSE state=s0。 否則（ key 被松開抬起 (key=1)按鍵又動作了一次），狀態(tài)轉(zhuǎn)換為 s0 END IF。 END CASE。 END IF。 若沒有檢測 到 clk 有上升沿則轉(zhuǎn)入此處 END IF,退出 IF分支語句 END PROCESS 。 en=39。139。 WHEN (state=s1)OR state=s2 ELSE 39。039。 END dataflow。 仿真波形如圖 21： 圖 21 25 四、 整體電路圖 整體電路圖如圖 22 圖 22 26 五 、 硬件實驗結(jié)果圖 27 六 、 心得體會 通過這兩周的實訓，我們基本掌握了 VHDL 語言、 利用 MAX+PLUSⅡ軟件 來進行編程 及 仿真 。 通過 設計一個出租車計程計價表， 我們知道了出租車計價表 具有車型設置、起步里程設置、起步價設置、分時計價設置、里程顯示 設置 、計費顯示 設置 、計時顯示 設置 、點陣數(shù)碼管顯示漢字及數(shù)字鐘的報時及發(fā)光二極管花色顯示 設置 等功能 。這一周中，經(jīng)過我們?nèi)齻€共同的分工合作，終于完成了出租車計 程計價表。 我們感到非常高興，從這次實訓我們也充分認識到了相互合作的重要性，對今后的學習和工作都有很大的幫助，也感謝實訓 老師 xx 老師對我們的指導和幫助，非常感謝 ！ 14 大學本科生畢業(yè)設計 （論文） 撰寫規(guī)范 本科生畢業(yè)設計（論文）是學生在畢業(yè)前提交的一份具有一定研究價值和實用價值的學術(shù)資料。它既是本科學生開始從事工程設計、科學實驗和科學研究的初步嘗試，也是學生在教師的指導下，對所進行研究的適當表述，還是學生畢業(yè)及學位資格認定的重要依據(jù)。畢業(yè)論文撰寫是本科生培養(yǎng)過程中的基本訓練環(huán)節(jié)之一，應符合國家及各專業(yè) 部門制定的有關(guān)標準，符合漢語語法規(guī)范。指導教師應加強指導，嚴格把關(guān)。 論文結(jié)構(gòu)及要求 論文包括題目、中文摘要、外文摘要、目錄、正文、參考文獻、致謝和附錄等幾部分。 題目 論文題目應恰當、準確地反映論文的主要研究內(nèi)容。不應超過 25字，原則上不得使用標點符號，不設副標題。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設計（論文）的摘要均要求用中、英兩種文字給出，中文在前。 摘要應扼要敘述論文的研究目的、研究方法、研究內(nèi)容和主要結(jié)果或結(jié)論，文字要精煉，具有一定的獨立性和完整性，摘 要一般應在 300字左右。摘要中不宜使用公式、圖表，不標注引用文獻編號，避免將摘要寫成目錄式的內(nèi)容介紹。 關(guān)鍵詞 關(guān)鍵詞是供檢索用的主題詞條，應采用能覆蓋論文主要內(nèi)容的通用技術(shù)詞條（參照相應的技術(shù)術(shù)語標準），一般列 3～ 5個，按詞條的外延層次從大到小排列，應在摘要中出現(xiàn)。 目錄 目錄應獨立成頁，包括論文中全部章、節(jié)的標題及頁碼。 15 論文正文 論文正文包括緒論、論文主體及結(jié)論等部分。 緒論 緒論一般作為論文的首篇。緒論應說明選題的背景、目的和意義，國內(nèi)外文獻綜述以及論文所要研究的主要內(nèi)容。 文管類論文的緒論是畢業(yè)論文的開頭部分，一般包括說明論文寫作的目的與意義，對所研究問題的認識以及提出問題。緒論只是文章的開頭，不必寫章號。 畢業(yè)設計（論文）緒論部分字數(shù)不多于全部論文字數(shù)的 1/4。 論文主體 論文主體是論文的主要部分，要求結(jié)構(gòu)合理，層次清楚，重點突出，文字簡練、通順。論文主體的內(nèi)容要求參照《大學本科生畢業(yè)設計（論文）的規(guī)定》第五章。 論文主