基于fpga出租車計(jì)價(jià)器設(shè)計(jì)報(bào)告lcd顯示-資料下載頁(yè)
【導(dǎo)讀】目錄中各級(jí)題序及標(biāo)題用小。迅速，在全國(guó)有幾千萬(wàn)家出租車公司。因此出租車計(jì)費(fèi)器市場(chǎng)是龐大的。為不可缺少的一部分。出租車計(jì)價(jià)器是出租車營(yíng)運(yùn)收費(fèi)的專用智能化儀表,隨著電子技術(shù)的發(fā)。展,出租車計(jì)價(jià)器技術(shù)也在不斷進(jìn)步和提高。國(guó)內(nèi)出租車計(jì)價(jià)器已經(jīng)經(jīng)歷了4個(gè)階段的發(fā)展。出租車計(jì)價(jià)器;再?gòu)募呻娐肥降侥壳暗膯纹瑱C(jī)系統(tǒng)設(shè)計(jì)的出租車計(jì)價(jià)器,以及FPGA計(jì)價(jià)器.出租車計(jì)價(jià)器計(jì)費(fèi)是否準(zhǔn)確,運(yùn)數(shù)據(jù)的管理是否方便都是人們最關(guān)注的。該計(jì)價(jià)器能實(shí)現(xiàn)按時(shí)。間和里程綜合計(jì)算車價(jià)，能顯示里程、總車價(jià)等相關(guān)信息顯示。EDA是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、沒(méi)有EDA技術(shù)的支持，想要完成超大。術(shù)提出新的要求。到或超過(guò)20元時(shí)，每千米加收50%的車費(fèi)；在出租車啟動(dòng)并行駛的過(guò)程中，當(dāng)。費(fèi)用計(jì)數(shù)器模塊用于出租車啟動(dòng)后，根據(jù)行駛路程和等待時(shí)間計(jì)算費(fèi)用。
【正文】 t_12*3 then lcd_data=x90。 elsif t_110*3 then e=39。039。 elsif t_1=10*3 then t_1:=0。current_s=s7。 end if。 when s7= if t_11*3 then e=39。139。rs=39。139。rw=39。039。 elsif t_12*3 then lcd_data=disp_time0(data_t)。 elsif t_1=2*3 then data_t:=data_t+1。 elsif t_1100 then e=39。039。 4 end if。 t_1:=t_1+1。 if t_1=100 then t_1:=0。 if data_t=8 then current_s=s8。 data_t:=0。 end if。 end if。 動(dòng)態(tài)顯示費(fèi)用 when s8=t_1:=t_1+1。 if t_11*3 then e=39。139。rs=39。039。rw=39。039。 elsif t_12*3 then lcd_data=x98。 elsif t_110*3 then e=39。039。 elsif t_1=10*3 then t_1:=0。current_s=s9。 end if。 when s9= if t_11*3 then e=39。139。rs=39。139。rw=39。039。 elsif t_12*3 then lcd_data=disp_time1(data_t)。 elsif t_1=2*3 then data_t:=data_t+1。 elsif t_1100 then e=39。039。 end if。 t_1:=t_1+1。 if t_1=100 then t_1:=0。 if data_t=8 then current_s=s6。 data_t:=0。 end if。 end if。 when others=current_s=s0。 end case。 end if。 end process。 4 end tcl。 通過(guò)學(xué)習(xí)了數(shù)字 數(shù)字系統(tǒng)設(shè)計(jì)和 Verilog HDL 語(yǔ)言 ，對(duì) EDA技術(shù)有了一些了解，但那厚厚的一本書(shū)講的都是理論的東西。通過(guò)這本次課程設(shè)計(jì)，我才把學(xué)到的東西與實(shí)踐相結(jié)合。從中對(duì)所學(xué)的知識(shí)有了更進(jìn)一步的理解。剛開(kāi)始拿到這題目的時(shí)候感覺(jué) 還是有難度 ， 但著手設(shè)計(jì)時(shí)， 慢慢查詢資料后感覺(jué)不是很難，但在設(shè)計(jì)時(shí)又 現(xiàn)了許多 細(xì)節(jié)上的 問(wèn)題。 對(duì) Quartus II 操作流程還不到位，通過(guò)自己網(wǎng)上看 Quartus II 軟件基操作視頻，首先把 Quartus 的功能和各 操作用途 功能詳細(xì)的了解了一遍，這使我大添信心能把設(shè)計(jì)做出來(lái)， 相信只有細(xì)心、耐性才能把設(shè)計(jì)搞好， 在這次的 出租車計(jì)價(jià)器設(shè)計(jì)中，對(duì) Verilog 模塊的基本結(jié)構(gòu)和基本語(yǔ)法更為熟悉。 在設(shè)計(jì)程序時(shí)，不能妄想一次就將整個(gè)程序設(shè)計(jì)好，反復(fù)修改、不斷改進(jìn)是程序設(shè)計(jì)的必經(jīng)之路 ， 要養(yǎng)成注釋程序的好習(xí)慣，一個(gè)程序的完美與否不僅僅是實(shí)現(xiàn)功能，而應(yīng)該讓人一看就能明白你的思路，這樣也為交流提供了方便，為以后編程打下基礎(chǔ)。 為期 兩周的 EDA 課程設(shè)計(jì)已經(jīng) 結(jié)束 ，從挑選課設(shè)題目，查閱資料，到研究出總體設(shè)計(jì)，詳細(xì)設(shè)計(jì)，再到最后的編程上機(jī)調(diào)試，修改 程序，完善程序，收獲頗多。 鍛煉了自己獨(dú)立 發(fā)現(xiàn)問(wèn)題、分析問(wèn)題 和通過(guò)查 看相關(guān)資料來(lái)解決問(wèn)題的能力 。使自己 擴(kuò)大了知識(shí)面，提高了知識(shí)水平 ， 借助仿真軟件，不僅可以 把課堂中所學(xué)到的知識(shí)，直接加以運(yùn)用，而且還可以把各個(gè)分離的知識(shí) 組合為 一個(gè)整體， 真正做 到理論聯(lián)系實(shí)際的重要性 。使自己在專業(yè)知識(shí)和動(dòng)手能力上有了很大的提高。另外通過(guò)本次設(shè)計(jì)， 使 我認(rèn)識(shí)到自己 對(duì) Verilog HDL應(yīng)用 編程 能力有很大的欠缺，需要在以后的學(xué)習(xí)中進(jìn)一步提高。 學(xué)校給 我們安排課程設(shè)計(jì)，大大地加深 了我們對(duì)理論知識(shí)的理解，同時(shí)有意識(shí)的培養(yǎng)了我們的創(chuàng)新思想。我 想這 類似的課程設(shè)計(jì)是為我們提供了良好的實(shí)踐平臺(tái)。 4 參考文獻(xiàn) [1] 王金明 .數(shù)字系統(tǒng)設(shè)計(jì)與 Verilog HDL [M].北京 .電子工業(yè)出版社， 2020 [2] 夏宇聞 .Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程 [M]．北京： 北京航天航空大學(xué)出版社 ，2020 [3] 華成英 .電子技術(shù) [M].北京 .中央廣播電視大學(xué)出版社， 2020 [4] 孫鵬，陳景 .數(shù)字電子技術(shù)基礎(chǔ)與設(shè)計(jì) .大連：大連理工大學(xué)出版社， . [5] 王長(zhǎng)宏 .VHDL 設(shè)計(jì)實(shí)例及其仿真 與綜合 . 北京： 北京航天航空大學(xué)出版社 ，2020 4 課程設(shè)計(jì)成績(jī)?cè)u(píng)定表 成 績(jī) 評(píng) 定 項(xiàng) 目 比例 得 分 平時(shí)成績(jī)（百分制記分） 30% 業(yè)務(wù)考核成績(jī)（百分制記分） 70% 總評(píng)成績(jī)（百分制記分） 100% 評(píng)定等級(jí) 優(yōu) 良 中 及格 不及格 指導(dǎo)教師 （ 簽名 ） ： 20 年 月 日
鄂ICP備17016276號(hào)-1