【導(dǎo)讀】源編碼用較少的符號(hào)來(lái)表達(dá)信源消息，這些符號(hào)的冗余度很小，效率很高，但對(duì)噪聲干擾的抵抗能力很弱。為了提高信息傳輸?shù)臏?zhǔn)確性，我們引進(jìn)了。而該技術(shù)采用可靠的，有效的信道編碼方法來(lái)實(shí)現(xiàn)的。類科知識(shí)結(jié)構(gòu)中不可缺少的一部分。本文章主要研究了基于VHDL語(yǔ)言的（7，4）漢明碼的設(shè)計(jì)。其中加錯(cuò)模塊是為了模擬信道干擾人為的給數(shù)據(jù)添加一位錯(cuò)誤，然。碼具有糾正一位錯(cuò)碼的能力。

　　

【正文】 ELSE COUNT=COUNT+39。139。 END IF。 END IF。 END IF。 END PROCESS。 PROCESS(COUNT)IS BEGIN CASE COUNT IS WHEN 0000=Z=39。039。 WHEN 0001=Z=39。139。 WHEN 0010=Z=39。139。 WHEN 0011=Z=39。039。 WHEN 0100=Z=39。139。 WHEN 0101=Z=39。139。 29 WHEN 0110=Z=39。139。 WHEN 0111=Z=39。139。 WHEN 1000=Z=39。039。 WHEN 1001=Z=39。039。 WHEN 1010=Z=39。139。 WHEN 1011=Z=39。039。 WHEN 1100=Z=39。139。 WHEN 1101=Z=39。139。 WHEN 1110=Z=39。039。 WHEN OTHERS=Z=39。139。 END CASE。 END PROCESS。 PROCESS(Z, CLK) IS 消除毛刺的鎖存器 BEGIN IF(CLK39。EVENT AND CLK=39。139。)THEN ZO=Z。 END IF。 END PROCESS。 實(shí)現(xiàn)分組 process(clk,Z,clr) variable temp:integer range 0 to 3。 variable temp1:integer range 0 to 3。 variable a:std_logic_vector(3 downto 0)。 begin if clr=39。139。 then dataout16=0000。 elsif rising_edge(clk) then if temp14 then case temp is when 0=a(3):=Z。temp:=1。 when 1=a(2):=Z。temp:=2。 when 2=a(1):=Z。temp:=3。 when 3=a(0):=Z。temp:=0。temp1:=temp1+1。dataout16=a(3)amp。a(2)amp。a(1)amp。a(0)。 end case。 end if。 end if。 30 end process。 end ARCHITECTURE。 （ 2） library ieee。 use 。 entity encode is port(a:in std_logic_vector(3 downto 0)。 b:out std_logic_vector(6 downto 0))。 end entity encode。 前三位是監(jiān)督位 architecture art1 of encode is begin b(6)=a(3)。 b(5)=a(2)。 b(4)=a(1)。 b(3)=a(0)。 b(2)=a(3) xor a(2) xor a(1)。 b(1)=a(3) xor a(2) xor a(0)。 b(0)=a(3) xor a(1) xor a(0)。 end architecture art1。 （ 3） LIBRARY IEEE 。 USE 。 USE 。 USE 。 ENTITY add1error IS PORT(datain : IN STD_LOGIC_VECTOR(6 DOWNTO 0)。 C : IN STD_LOGIC_VECTOR(2 downto 0 )。 dataout : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) )。 END ENTITY add1error。 ARCHITECTURE art2 OF add1error IS BEGIN PROCESS(C) 31 variable S:STD_LOGIC_VECTOR(6 DOWNTO 0)。 BEGIN 如果 C 為 000 則是數(shù)組中的第一位發(fā)生錯(cuò)誤 CASE C IS WHEN 001 = S(0):=NOT DATAIN(0)。DATAOUT=DATAIN(6 DOWNTO 1)amp。S(0) 。 WHEN 010 = S(1):=NOT DATAIN(1)。DATAOUT=DATAIN(6 DOWNTO 2)amp。S(1)amp。DATAIN(0)。 WHEN 011 = S(2):=NOT DATAIN(2)。DATAOUT=DATAIN(6 DOWNTO 3)amp。 S(2)amp。DATAIN(1 DOWNTO 0) 。 WHEN 100 = S(3):=NOT DATAIN(3)。DATAOUT=DATAIN(6 DOWNTO 4)amp。 S(3)amp。DATAIN(2 DOWNTO 0) 。 WHEN 101 = S(4):=NOT DATAIN(4)。DATAOUT=DATAIN(6 DOWNTO 5)amp。 S(4)amp。DATAIN(3 DOWNTO 0) 。 WHEN 110 = S(5):=NOT DATAIN(5)。DATAOUT=DATAIN(6)amp。 S(5)amp。DATAIN(4 DOWNTO 0) 。 WHEN 111 = S(6):=NOT DATAIN(6)。DATAOUT=S(6)amp。DATAIN(5 DOWNTO 0)。 when others = dataout=datain。 end case。 END PROCESS。 END ARCHITECTURE。 （ 4） LIBRARY IEEE 。 USE 。 USE 。 USE 。 entity decode is port(a:in std_logic_vector(6 downto 0)。漢明碼輸入 s:out std_logic_vector(2 downto 0)。指示錯(cuò)碼位置 b:out std_logic_vector(3 downto 0)。譯碼輸出 m1:out std_logic。 32 clk1,clr1:in std_logic n:out std_logic_vector(2 downto 0) )。 end entity。 architecture art3 of decode is signal BBB:std_logic_vector(3 downto 0)。 signal BBB1:std_logic_vector(3 downto 0)。 signal s4:std_logic。 signal n:std_logic_vector(2 downto 0)。 begin process(a) variable ss:std_logic_vector(2 downto 0)。 variable bb:std_logic_vector(6 downto 0)。 begin指示錯(cuò)碼位置 ss(2):=a(6) xor a(5) xor a(4) xor a(2)。 ss(1):=a(6) xor a(5) xor a(3) xor a(1)。 ss(0):=a(6) xor a(4) xor a(3) xor a(0)。 bb:=a。 case ss is糾 1 位錯(cuò)碼 when 001 =bb(0):= not bb(0)。n=001。 when 010 =bb(1):= not bb(1)。n=010。 when 100 =bb(2):=not bb(2)。n=011。 when 011 =bb(3):=not bb(5)。n=100。 when 101 =bb(4):=not bb(4)。n=101。 when 110 =bb(5):=not bb(5)。n=110。 when 111 =bb(6):=not bb(6)。n=111。 when others = null。n=000。 end case。 s=n(2)amp。n(1)amp。n(0)。 bbb=bb(6)amp。bb(5)amp。bb(4)amp。bb(3)。 b=bbb。 end process。 process(clk1,s4,clr1)實(shí)現(xiàn) m序列的串行輸出 variable temp:integer range 0 to 3。 variable temp1:integer range 0 to 3。 begin 33 if clr1=39。139。 then m1=39。039。 elsif rising_edge(clk1) then if(bbb0000) then if temp14 then case temp is when 0=s4=bbb(3)。temp:=1。m1=s4。 when 1=s4=bbb(2)。temp:=2。m1=s4。 when 2=s4=bbb(1)。temp:=3。m1=s4。 when 3=s4=bbb(0)。temp:=0。m1=s4。temp1:=temp1+1。 end case。 end if。 end if。 end if。 end process。 end architecture。 14 大學(xué)本科生畢業(yè)設(shè)計(jì) （論文） 撰寫(xiě)規(guī)范 本科生畢業(yè)設(shè)計(jì)（論文）是學(xué)生在畢業(yè)前提交的一份具有一定研究?jī)r(jià)值和實(shí)用價(jià)值的學(xué)術(shù)資料。它既是本科學(xué)生開(kāi)始從事工程設(shè)計(jì)、科學(xué)實(shí)驗(yàn)和科學(xué)研究的初步嘗試，也是學(xué)生在教師的指導(dǎo)下，對(duì)所進(jìn)行研究的適當(dāng)表述，還是學(xué)生畢業(yè)及學(xué)位資格認(rèn)定的重要依據(jù)。畢業(yè)論文撰寫(xiě)是本科生培養(yǎng)過(guò)程中的基本訓(xùn)練環(huán)節(jié)之一，應(yīng)符合國(guó)家及各專業(yè)部門(mén)制定的有關(guān)標(biāo)準(zhǔn)，符合漢語(yǔ)語(yǔ)法規(guī)范。指導(dǎo)教師應(yīng)加強(qiáng)指導(dǎo)，嚴(yán)格把關(guān)。 論文結(jié)構(gòu)及要求 論文包括題目、中文摘要、外文摘要、目錄、正文、參考文 獻(xiàn)、致謝和附錄等幾部分。 題目 論文題目應(yīng)恰當(dāng)、準(zhǔn)確地反映論文的主要研究?jī)?nèi)容。不應(yīng)超過(guò) 25字，原則上不得使用標(biāo)點(diǎn)符號(hào)，不設(shè)副標(biāo)題。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設(shè)計(jì)（論文）的摘要均要求用中、英兩種文字給出，中文在前。 摘要應(yīng)扼要敘述論文的研究目的、研究方法、研究?jī)?nèi)容和主要結(jié)果或結(jié)論，文字要精煉，具有一定的獨(dú)立性和完整性，摘要一般應(yīng)在 300字左右。摘要中不宜使用公式、圖表，不標(biāo)注引用文獻(xiàn)編號(hào)，避免將摘要寫(xiě)成目錄式的內(nèi)容介紹。 關(guān)鍵詞 關(guān)鍵詞是供檢索用的 主題詞條，應(yīng)采用能覆蓋論文主要內(nèi)容的通用技術(shù)詞條（參照相應(yīng)的技術(shù)術(shù)語(yǔ)標(biāo)準(zhǔn)），一般列 3～ 5個(gè)，按詞條的外延層次從大到小排列，應(yīng)在摘要中出現(xiàn)。 目錄 15 目錄應(yīng)獨(dú)立成頁(yè)，包括論文中全部章、節(jié)的標(biāo)題及頁(yè)碼。 論文正文 論文正文包括緒論、論文主體及結(jié)論等部分。 緒論 緒論一般作為論文的首篇。緒論應(yīng)說(shuō)明選題的背景、目的和意義，國(guó)內(nèi)外文獻(xiàn)綜述以及論文所要研究的主要內(nèi)容。 文管類論文的緒論是畢業(yè)論文的開(kāi)頭部分，一般包括說(shuō)明論文寫(xiě)作的目的與意義，對(duì)所研究問(wèn)題的認(rèn)識(shí)以及提出問(wèn)題。緒論 只是文章的開(kāi)頭，不必寫(xiě)章號(hào)。 畢業(yè)設(shè)計(jì)（論文）緒論部分字?jǐn)?shù)不多于全部論文字?jǐn)?shù)的 1/4。 論文主體 論文主體是論文的主要部分，要求結(jié)構(gòu)合理，層次清楚，重點(diǎn)突出，文字簡(jiǎn)練、通順。論文主體的內(nèi)容要求參照《大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）的規(guī)定》第五章。 論文主體各章后應(yīng)有一節(jié)“本章小結(jié)”。 結(jié)論 結(jié)論作為單獨(dú)一章排列，但不加章號(hào)。 結(jié)論是對(duì)整個(gè)論文主要成果的歸納，要突出設(shè)計(jì)（論文）的創(chuàng)新點(diǎn)，以簡(jiǎn)練的文字對(duì)論文的主要工作進(jìn)行評(píng)價(jià)，一般為 400～ 1 000字。 參考文獻(xiàn) 參考文獻(xiàn)是論文不可缺少的組成部分，它反映了論文的取材來(lái)源和廣博程度。論文中要注重引用近期發(fā)表的與論文工作直接有關(guān)的學(xué)術(shù)期刊類文獻(xiàn)。對(duì)理工類論文，參考文獻(xiàn)數(shù)量一般應(yīng)在 15篇以上，其中學(xué)術(shù)期刊類文獻(xiàn)不少于 8篇，外