【正文】 。 0x0184 /* 定時(shí)器B捕獲/比較控制寄存器1 */sfrw TBCCTL1 = TBCCTL1_。define TBCCTL2_ 0x0186 /* 定時(shí)器B捕獲/比較控制寄存器2 */sfrw TBCCTL2 = TBCCTL2_。define TBCCTL3_ 0x0188 /* 定時(shí)器B捕獲/比較控制寄存器3 */sfrw TBCCTL3 = TBCCTL3_。define TBCCTL4_ 0x018A /* 定時(shí)器B捕獲/比較控制寄存器4 */sfrw TBCCTL4 = TBCCTL4_。define TBCCTL5_ 0x018C /* 定時(shí)器B捕獲/比較控制寄存器5 */sfrw TBCCTL5 = TBCCTL5_。define TBCCTL6_ 0x018E /* 定時(shí)器B捕獲/比較控制寄存器6 */sfrw TBCCTL6 = TBCCTL6_。define TBR_ 0x0190 /* 計(jì)數(shù)器 */sfrw TBR = TBR_。define TBCCR0_ 0x0192 /* 定時(shí)器B捕獲/比較寄存器0 */sfrw TBCCR0 = TBCCR0_。define TBCCR1_ 0x0194 /* 定時(shí)器B捕獲/比較寄存器1 */sfrw TBCCR1 = TBCCR1_。define TBCCR2_ 0x0196 /* 定時(shí)器B捕獲/比較寄存器2 */sfrw TBCCR2 = TBCCR2_。define TBCCR3_ 0x0198 /* 定時(shí)器B捕獲/比較寄存器3 */sfrw TBCCR3 = TBCCR3_。define TBCCR4_ 0x019A /* 定時(shí)器B捕獲/比較寄存器4 */sfrw TBCCR4 = TBCCR4_。define TBCCR5_ 0x019C /* 定時(shí)器B捕獲/比較寄存器5 */sfrw TBCCR5 = TBCCR5_。define TBCCR6_ 0x019E /* 定時(shí)器B捕獲/比較寄存器6 */sfrw TBCCR6 = TBCCR6_。/* 定時(shí)器B控制寄存器:全部控制都集中在這 */define SHR1 0x4000 /* 裝載比較鎖存器控制位1 :受TBCCTLx中的CCLDx位控制 */define SHR0 0x2000 /* 裝載比較鎖存器控制位0 :受TBCCTLx中的CCLDx位控制*/define TBCLGRP1 0x4000 /* 裝載比較鎖存器控制位1 :受TBCCTLx中的CCLDx位控制*/define TBCLGRP0 0x2000 /* 裝載比較鎖存器控制位0 :受TBCCTLx中的CCLDx位控制*/define CNTL1 0x1000 /* 定時(shí)器位數(shù)長度控制位1 */define CNTL0 0x0800 /* 定時(shí)器位數(shù)長度控制位0 */define TBSSEL2 0x0400 /* 未用 */define TBSSEL1 0x0200 /* 時(shí)鐘輸入源控制位1 */define TBSSEL0 0x0100 /* 時(shí)鐘輸入源控制位0 */define TBCLR 0x0004 /* 置1清除定時(shí)器 */define TBIE 0x0002 /* 中斷允許 */define TBIFG 0x0001 /* 中斷標(biāo)志 */define TBSSEL_0 0*0x0100 /* 時(shí)鐘源為:TBCLK */define TBSSEL_1 1*0x0100 /* 時(shí)鐘源為: ACLK */define TBSSEL_2 2*0x0100 /* 時(shí)鐘源為:SMCLK */define TBSSEL_3 3*0x0100 /* 時(shí)鐘源為:INCLK */define CNTL_0 0*0x0800 /* 16 位計(jì)數(shù)模式*/define CNTL_1 1*0x0800 /* 12 位計(jì)數(shù)模式*/define CNTL_2 2*0x0800 /* 10 位計(jì)數(shù)模式 */define CNTL_3 3*0x0800 /* 8 位計(jì)數(shù)模式 */define SHR_0 0*0x2000 /* 單獨(dú)裝載(初始值) */define SHR_1 1*0x2000 /* 分三組裝載: 1 3 groups (12, 34, 56) */define SHR_2 2*0x2000 /* 分二組裝載: 2 2 groups (13, 46)*/define SHR_3 3*0x2000 /* 不分組裝載: 3 1 group (all) */define TBCLGRP_0 0*0x2000 /* 單獨(dú)裝載(初始值) */define TBCLGRP_1 1*0x2000 /* 分三組裝載: 1 3 groups (12, 34, 56) */define TBCLGRP_2 2*0x2000 /* 分二組裝載: 2 2 groups (13, 46)*/define TBCLGRP_3 3*0x2000 /* 不分組裝載: 3 1 group (all) *//* Additional Timer B Control Register bits are defined in Timer A */define SLSHR1 0x0400 /* Compare latch load source 1 */define SLSHR0 0x0200 /* Compare latch load source 0 */define CLLD1 0x0400 /* 定義比較鎖存器TBCLx的裝載方式控制位1 */define CLLD0 0x0200 /* 定義比較鎖存器TBCLx的裝載方式控制位0 */define SLSHR_0 0*0x0200 /* 立即裝載 */define SLSHR_1 1*0x0200 /* TBR 計(jì)數(shù)到0時(shí)裝載 */define SLSHR_2 2*0x0200 /* 在增減模式下,計(jì)數(shù)到TBCLx或0時(shí)裝載。 在連續(xù)計(jì)數(shù)模式下,計(jì)數(shù)到0時(shí)裝載 */define SLSHR_3 3*0x0200 /* 當(dāng)計(jì)數(shù)到TBCL0時(shí)裝載*/define CLLD_0 0*0x0200 /* 立即裝載 */define CLLD_1 1*0x0200 /* TBR 計(jì)數(shù)到0時(shí)裝載 */define CLLD_2 2*0x0200 /* 在增減模式下,計(jì)數(shù)到TBCLx或0時(shí)裝載。 在連續(xù)計(jì)數(shù)模式下,計(jì)數(shù)到0時(shí)裝載 */define CLLD_3 3*0x0200 /* 當(dāng)計(jì)數(shù)到TBCL0時(shí)裝載 */ 點(diǎn)擊查看：怎樣獲取“電子幣”的詳細(xì)說明漫步于開源世界之中，一起與自由同行！Posted: 20070413 00:14 | [樓 主] * Basic Clock Module************************************************************/define DCOCTL_ 0x0056 /* DCO 時(shí)鐘頻率控制寄存器 :復(fù)位后的值位060h*/sfrb DCOCTL = DCOCTL_。define BCSCTL1_ 0x0057 /* 系統(tǒng)時(shí)鐘控制寄存器1 :復(fù)位后的值位084h*/sfrb BCSCTL1 = BCSCTL1_。define BCSCTL2_ 0x0058 /* 系統(tǒng)時(shí)鐘控制寄存器2 :復(fù)位后的值位000h*/sfrb BCSCTL2 = BCSCTL2_。/* DCO 時(shí)鐘頻率控制寄存器 */define MOD0 0x01 /* DCO插入周期控制位0 */define MOD1 0x02 /* DCO插入周期控制位1 */define MOD2 0x04 /* DCO插入周期控制位2 */define MOD3 0x08 /* DCO插入周期控制位3 */define MOD4 0x10 /* DCO插入周期控制位4 */define DCO0 0x20 /* 8種頻率控制位0 */define DCO1 0x40 /* 8種頻率控制位1 */define DCO2 0x80 /* 8種頻率控制位2 *//* 系統(tǒng)時(shí)鐘控制寄存器1 :復(fù)位后的值位084h*/define RSEL0 0x01 /* 選擇內(nèi)部電阻控制位0 */define RSEL1 0x02 /* 選擇內(nèi)部電阻控制位1 */define RSEL2 0x04 /* 選擇內(nèi)部電阻控制位2 */define XT5V 0x08 /* 必須為0*/define DIVA0 0x10 /* ACLK分頻系數(shù)控制位0*/define DIVA1 0x20 /* ACLK分頻系數(shù)控制位1 */define XTS 0x40 /* LFXT1工作模式控制位 0:低頻模式. / 1: 高頻模式. */define XT2OFF 0x80 /* XT2CLK 使能控制位 0:開啟。 1:關(guān)閉 */define DIVA_0 0x00 /* ACLK分頻系數(shù)為: 1 */define DIVA_1 0x10 /* ACLK分頻系數(shù)為: 2 */define DIVA_2 0x20 /* ACLK分頻系數(shù)為: 4 */define DIVA_3 0x30 /* ACLK分頻系數(shù)為: 8 *//* 系統(tǒng)時(shí)鐘控制寄存器2 :復(fù)位后的值位000h*/define DCOR 0x01 /* 內(nèi)外電阻選擇控制位 */define DIVS0 0x02 /* SMCLK分頻控制位0*/define DIVS1 0x04 /* SMCLK分頻控制位1 */define SELS 0x08 /* SMCLK 時(shí)鐘源選擇位t 0:DCOCLK / 1:XT2CLK/LFXTCLK */define DIVM0 0x10 /* MCLK分頻控制位0 */define DIVM1 0x20 /* MCLK分頻控制位1 */define SELM0 0x40 /* MCLK 時(shí)鐘輸入源選擇位0 */define SELM1 0x80 /* MCLK 時(shí)鐘輸入源選擇位1 */define DIVS_0 0x00 /* SMCLK 分頻系數(shù)為: 1 */define DIVS_1 0x02 /* SMCLK 分頻系數(shù)為: 2 */define DIVS_2 0x04 /* SMCLK 分頻系數(shù)為: 4 */define DIVS_3 0x06 /* SMCLK 分頻系數(shù)為: 8 */define DIVM_0 0x00 /* MCLK 分頻系數(shù)為: 1 */define DIVM_1 0x10 /* MCLK 分頻系數(shù)為: 2 */define DIVM_2