【正文】 DDI Vv 21?DDTH Vv 21?數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 觀察電流特性曲線，在 BC段，由于 T T2管同時導(dǎo)通，漏極電流比較大，而且 附近時 最大。為了降低功耗，使用 CMOS器件時不應(yīng)使之長時間工作在 BC段，以防止器件因功耗過大而損壞。 DiDDI Vv 21?Iv 靜態(tài)下 無論 是高電平還是低電平， T1和 T2總是一個工作在導(dǎo)通狀態(tài)而另一個工作在截止?fàn)顟B(tài)，截止電阻又極高，流過 T1和 T2的靜態(tài)電流極小，因而 CMOS反相器的靜態(tài)損耗極小。這是 CMOS電路最突出的一大優(yōu)點(diǎn)。 Iv數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 輸入端噪聲容限 COMS反相器電壓傳輸特性表明，電路輸入端噪聲容限比較大。國產(chǎn) CC4000系列 CMOS電路的性能指標(biāo)中規(guī)定，在輸出高、低電平的變化不大于 10%VDD的條件下，輸入信號低、高電平允許的最大變化量為 VNL和 VNH。測試結(jié)果表明 DDNHNL VVV %30?? 為了提高 CMOS反相器的輸入端噪聲容限，可以通過適當(dāng)提高 VDD的方式實(shí)現(xiàn)。 vO0vI1 051 551 01 5VD D= 1 0 V39。NL39。NHVNLVNHV D D = 1 5 V/ V/ V數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 CMOS反相器的靜態(tài)輸入特性和輸出特性 MOS管的柵極和襯底之間存著以 SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)又非常薄，極易被擊穿（耐壓約 100V），所以必須采用保護(hù)措施。目前生產(chǎn)的 CMOS集成電路都采用了各種形式的輸入保護(hù)電路，圖示的保護(hù)電路為常用的兩種。在 CC4000系列 CMOS器件中，多采用圖（ a）的輸入保護(hù)電路。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 輸入信號的正常工作范圍內(nèi) 保護(hù)電路不起作用 ，柵極電流為 0。當(dāng) 或 保護(hù)電路工作，柵極電流不為 O，柵極電壓被嵌位在VDD+ 。使柵極和襯底間電壓不至于太大。 DDI Vv ??0VVv DDI 70 .?? Vv I 70 .??數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 若通過 D1和 D2的正向?qū)娏鬟^大或反向擊穿電流過大，會損壞保護(hù)電路，進(jìn)而使 MOS管柵極被擊穿。因此，在可能出現(xiàn)上述情況時，還必須采取一些附加的保護(hù)措施，并注意器件的 正確使用方法。 低電平輸出特性 當(dāng)輸出為低電平，反相器的 P溝道管截止、 N溝道導(dǎo)通，導(dǎo)通電阻 RON很小。電路近似等效圖示。這時負(fù)載 IOL注入T2，輸出電平隨 IOL增加而提高 ， 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 由于 T2的導(dǎo)通內(nèi)阻與 的大小有關(guān)， 越大，導(dǎo)通內(nèi)阻越小，所以相同的 IOL值 VDD越高， T2導(dǎo)通電阻小，VOL也越低。 2GS? 2GS?數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 高電平輸出特性 CMOS反相器的輸出為高電平， T1管導(dǎo)通， T2管截止，電路的近似電路圖示。負(fù)載電流 IOH輸出，與規(guī)定的負(fù)載電流正方向相反，輸出特性曲線上 IOH為負(fù)值。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 VOH等于 VDD減去 T1管的導(dǎo)通壓降。隨著負(fù)載電流的增加， T1的導(dǎo)通壓降加大， VOH減小。 因為 MOS管的導(dǎo)通內(nèi)阻與 大小有關(guān)。 VDD越高，則 T1導(dǎo)通電阻越小，其上的壓降也越小，在同樣 IOH值下VOH下降得越少 GS? CC4000系列門電路的性能參數(shù)規(guī)定，當(dāng) VDD5V ，而且輸出電流不超出允許范圍時， VOH≥、VOL≤。因此，可以認(rèn)為 VOH≈VDD、 VOL≈0。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 CMOS電路的動態(tài)特性 傳輸延遲時間 MOS管開關(guān)過程中不發(fā)生載流子的聚集和消散，但由于集成電路內(nèi)部電阻、電容的存在以及負(fù)載電容的影響，輸出電壓的變化仍在滯后于輸入電壓的變化，產(chǎn)生傳輸延遲。尤其由于 CMOS電路的輸出電阻比 TTL電路的輸出電阻大得多，所以，負(fù)載電容對傳輸延遲時間和輸出電壓的上升時間、下降時間影響更為顯著。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 CMOS電路的傳輸延遲時間 tPHL和 tPLH是以輸入、輸出波形對應(yīng)邊上等于最大幅度 50%的兩點(diǎn)間時間間隔來定義的。如圖示。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 其它邏輯功能的 CMOS門電路 CMOS門電路的系列產(chǎn)品，除反相器外常用的還有或非門、與非門、或門、與門、與或非門、異或門等幾種。 兩個 PMOS并聯(lián)，兩個NMOS串聯(lián)構(gòu)成。 A= B=0時， T3導(dǎo)通， T4截止， Y為 1。A=0、 B=1時， T1管導(dǎo)通， T2截止， Y為 1。只有 A、 B同為高電平， T T3均截止， TT4均導(dǎo)通， Y為 0。 Y為 A、 B的與非運(yùn)算結(jié)果。同樣方法可以構(gòu)成三輸入與非門電路。 ABY ? 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 A、 B中至少有一個 1，則 T1和 T3組成的串聯(lián)支路斷開， T2和 T4組成的并聯(lián)支路導(dǎo)通， Y為 0。 A、 B同時為 0時， Y為 1。 Y與 A、 B為或非運(yùn)算。 BAY ?? 利用與非門、或非門和反相器又可以組成與門、或門、與或非門、異或門等。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 CMOS門電路 上述與非門電路結(jié)構(gòu)簡單但存有缺點(diǎn)： RO受輸入端狀態(tài)的影響。若設(shè)每個 MOS管導(dǎo)通內(nèi)阻均為 RON，截止內(nèi)阻 ROFF≈∞。則 A=B=1時，RO=RON+RON=2RON A=B=0時， RO= ON//RON=1/2RON A= B=0時，或 A=0、 B=1 RO=RON 輸入狀態(tài)不同，電路的輸出電阻相差 4倍之多。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 。 輸入端數(shù)目越多，串聯(lián)的驅(qū)動管數(shù)目也越多，輸出的低電平 VOL越高。而當(dāng)輸入全部為低電平時，并聯(lián)的負(fù)載管數(shù)目越多，輸出高電平 VOH也更高一些。 . 為了克服這些缺點(diǎn) ,目前 CC4000系列和 74HC系列CMOS電路均在門電路的每個輸入端、輸出端各增設(shè)一級反相器。該反相器具有標(biāo)準(zhǔn)參數(shù)，稱其為緩沖器。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 帶有緩沖級的門電路其輸出電阻、輸出的高、低電平以及電壓傳輸特性都不受輸入狀態(tài)的影響。而且，電壓傳輸特性在轉(zhuǎn)折區(qū)變得更徒了。此外， CMOS反相器的輸入特性和輸出特性對這些門電路也適用。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 但帶有緩沖級的門電路，電路的邏輯功能發(fā)生了變化，圖示電路由原來的與非運(yùn)算，變成了或非運(yùn)算。 BABAY ???數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 OD門 與 TTL電路 OC門相同， CMOS電路的輸出結(jié)構(gòu)也可以做成漏極開路的形式。 圖示電路為 CC40107雙 2輸入與非緩沖 /驅(qū)動器。其輸出為漏極開路的NMOS管， OD門工作時也外接負(fù)載 RL和電源 VDD2。 ABABP ?? ABPY ?? OD門經(jīng)常用在輸出級緩沖 /驅(qū)動器當(dāng)中，以滿足大負(fù)載電流的需要。 CC40107在輸出低電平 VOL，最大負(fù)載電流達(dá) 50mA。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 若輸入信號為高電平 VIH=VDD1，而輸出高電平為 VDD2。OD門將輸入的 VDD1—0高低電平轉(zhuǎn)換成了 VDD2—0的輸出高低電平。實(shí)現(xiàn)了電平的轉(zhuǎn)換。外接電阻 RL的計算方法跟TTL電路的相同。另外， OD的輸出端并聯(lián)可實(shí)現(xiàn)線與功能。 5 . CMOS傳輸門和雙向模擬開關(guān) 互補(bǔ)的 PMOS和 NMOS構(gòu)成傳輸門如圖示。傳輸門是構(gòu)成各種邏輯電路的一種基本單元電路。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 若傳輸門的輸入為 υI，輸出接負(fù)載 RL，控制信號 C高、低電平為 VDD、 0。則當(dāng) C=0時， 。輸入信號的變化范圍不超過 0~VDD，則 T1和 T2同時截止，輸入輸出之間呈高阻態(tài)（ 109Ω），傳輸門截止。 1?C數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 當(dāng) C=1時， 。若輸入信號的變化范圍不超過0~VDD，則 T1和 T2導(dǎo)通或至少有一個導(dǎo)通，輸入輸出之間呈低阻態(tài)（ 1kΩ），傳輸門導(dǎo)通。 0?C MOS的結(jié)構(gòu)是對稱的，其漏極和源極可以互換使用，所以 CMOS傳輸門屬于雙向器件，它的輸入端和輸出端可以互換使用。 傳輸門經(jīng)常作 模擬開關(guān) 使用，傳輸連續(xù)變化的模擬信號。其電路如圖示： 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 模擬開關(guān) 在輸出端接上負(fù)載電阻 RL，若模擬開關(guān)的導(dǎo)通內(nèi)阻 RTG。則電路的電壓傳輸系數(shù)為： TGLLIOTG RRRK??? ?? 導(dǎo)通內(nèi)阻 RTG越小，且 υI變化時 KTG基本穩(wěn)定為一個常數(shù)，輸入端信號線性傳輸。 CC4066四雙向模擬開關(guān)在 VDD=15V時其 RTG不大于 240Ω。而且在 υI變化時 RTG基本不變，目前某些精密 CMOS開關(guān)的導(dǎo)通電阻已經(jīng)降低到了 20Ω以下。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 CMOS門電路 CMOS三態(tài)門在邏輯功能和使用上，跟之前的 TTL三態(tài)門沒有區(qū)別，其電路結(jié)構(gòu)卻簡單，常用的有三種。 控制信號 時，附加管同時截止，輸出呈高阻態(tài)。而當(dāng) 時，附加管同時導(dǎo)通，反相器正常工作， AY ?1?EN0?EN數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 控制信號 時，附加管截止，輸出呈高阻態(tài)。而當(dāng) 時，附加管導(dǎo)通，反相器正常工作， 1?EN0?ENAENAY ???數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 控制信號 時，傳輸門截止，輸出呈高阻態(tài)。而當(dāng) 時，傳輸門導(dǎo)通， AY ?0?EN1?EN數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 本章小結(jié) 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 本章重點(diǎn)介紹了目前應(yīng)用最廣的 TTL和 CMOS兩類集成門電路。學(xué)習(xí)時，重點(diǎn)應(yīng)放在其外部特性上，包含兩個內(nèi)容：一是輸出與輸入間的邏輯關(guān)系，另一個是外部的電氣特性，包括電壓傳輸特性，輸入特性、輸出特性及動態(tài)特性等。雖然也介紹了關(guān)于集成電路內(nèi)部結(jié)構(gòu)和工作原理的內(nèi)容，但其目的在于加深對器件外特性的理解，以便更好地運(yùn)用這些外特性。 雖然邏輯電路越來越復(fù)雜，但如果是 TTL電路，它們的輸入端和輸出端的電路結(jié)構(gòu)就和這一章中所介紹的 TTL門電路相同，如果是 4000系列或 54H/74HC系列的 CMOS電路，它們的輸入端和輸出端電路結(jié)構(gòu)就和這一章中所講的 CMOS電路相同，門電路的外部電氣特性對這些門電路都適用。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 目前生產(chǎn)和使用的數(shù)字集成電路種類很多，從制造工藝、輸出結(jié)構(gòu)和邏輯功能三個方面把它們分別歸類如下： 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院