【正文】 ，這時(shí)MOS管的 D—S間相當(dāng)一個(gè)閉合的開關(guān)。當(dāng)柵源電壓增大，導(dǎo)通電阻變小，漏極電流變大。三個(gè)電極電壓滿足 ， ，實(shí)際應(yīng)用時(shí)，當(dāng) , 三極管工作在截止區(qū)，處于靠近特性曲線 X軸的地區(qū)，此時(shí)集電極電流 近似為 0，三極管的 C 和 E 端相當(dāng)一個(gè)斷開的開關(guān)。通常根據(jù)實(shí)際應(yīng)用， 滿足 ， ，即可認(rèn)為三極管工作在放大區(qū)。再改變 iC為另一數(shù)值不變，再測(cè) IB和 VBE的關(guān)系，畫出一條特性曲線。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 +_VC CR+_vIvOD0?? ILI vvonoLO Vvv ??時(shí)， Ｄ 導(dǎo)通 輸出為低電平。 二極管加正向電壓，正向電流大。根據(jù)半導(dǎo)體物理理論，半導(dǎo)體二極管的伏安特性方程近似描述為： iv半導(dǎo)體二極管的開關(guān)特性 +_vi數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 伏安特性曲線表明二極管的可工作在兩個(gè)狀態(tài)，兩個(gè)區(qū)： （ 1）正向?qū)▍^(qū)。 外加電壓小于導(dǎo)通電壓時(shí)，二極管反向截止時(shí)，反向電流為 0。 測(cè)輸入特性曲線時(shí)，保持集電極電流 iC為某數(shù)值不變，改變 VBE的值，測(cè)量 IB和 VBE的關(guān)系，畫出曲線。 值為幾十到幾百。 EB VV ? CB VV ?CESVVVV EB 70 .?? CB VV ?（ 3）截止區(qū)。 單極型三極管的開關(guān)特性 DSGGDS數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 NMOS管當(dāng) 柵源電壓 大于某數(shù)值稱為導(dǎo)通電壓 V（ th） N時(shí)，漏源間導(dǎo)電溝道形成，此時(shí)加上 VDS即可有漏極電流，稱 NMOS導(dǎo)通，此時(shí)的導(dǎo)通電阻比較小。 DSG數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 +_+_vIvOVD DRDiDGSD MOS管開關(guān)電路如圖示：只要電路參數(shù)合理，就可以做到，當(dāng)輸入電平 為低電平時(shí)， MOS管工作在截止?fàn)顟B(tài)，若負(fù)載電阻 小于 MOS管的截止內(nèi)阻 ，則認(rèn)為輸出 為高電平 ，這時(shí) MOS管的 D—S間相當(dāng)一個(gè)斷開的開關(guān)。 A B Y 0 0 0 0 1 1 1 0 1 1 1 1 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 非門電路 和真值表 VC CRBRC VE EREAY 當(dāng)輸入信號(hào)為低電平時(shí)，三極管截止， Y輸出為高電平；當(dāng)輸入信號(hào)為高電平時(shí)，三極管飽和導(dǎo)通， Y輸出為低電平。 TTL電路是目前雙極型數(shù)字集成電路中用得較多的一種。 D1允許通過的最大電流約為 20mA。這一段稱為特性曲線的線性區(qū)。一般 (min)IHVVV IH ( m in ) ?輸入信號(hào)噪聲容限 VNL和 VNH 電壓傳輸特性可見，當(dāng)輸入信號(hào)偏離正常低電平 （ ）而升高時(shí)，輸出的高電平并不會(huì)改變。 VC CR1T5R3R4R2T2T1T4D1D2AY1 3 0k Ω411 . 6k ΩΩk Ω( vI)( vO)vB 1vC 2vE 2數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 VC Cb e2b e5D1vIiIT1R1k Ω4VVvVV ILICC ,5 ???mAR vvVI ILBECCIL 111 ??????當(dāng) 時(shí)，輸入低電平電流為 時(shí)的輸入電流叫做回路短路電流 。方向流入 T1管內(nèi)。這時(shí) T4將失去射極跟隨功能，因而 隨 絕對(duì)值的增加幾乎線性下降。由于 T5飽和導(dǎo)通時(shí) c—e間的內(nèi)阻 (導(dǎo)通內(nèi)阻 )很?。ㄍǔＴ?0Ω以內(nèi)），所以負(fù)載電流 增加時(shí)輸出的低電平 稍有升高。用扇出系數(shù)表明門電路的帶負(fù)載能力。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 VC Cb e2b e5vIT1R1k Ω4RP（ 3）輸入端負(fù)載特性 門電路應(yīng)用時(shí)，有時(shí)需要在輸入端接入電阻 RP。G1和 G2均為 74系列反相器。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 A、 B中有一個(gè)接低電平，則 T1管必有一個(gè)發(fā)射結(jié)導(dǎo)通， 這時(shí) T2和 T5都不導(dǎo)通， T4和 D2導(dǎo)通，輸出為高電平。 VC CR1T5R3R4R2T2T1T4AYT239。BD A、 B同時(shí)為高電平時(shí)， T T5導(dǎo)通而 T4截止，輸出 Y低電平。因此， Y和A、 B為異或關(guān)系。 amp。CDY1Y2VC CYRL整個(gè)電路實(shí)現(xiàn)與或非邏輯功能 OC門使用時(shí)，外接負(fù)載電阻的選取要根據(jù)具體使用要求計(jì)算求取。CDV ’C CRLamp。為了保證流入電流不超過最大允許值 。amp。 三態(tài)門輸出端就有三種可能出現(xiàn)的狀態(tài)：高阻、高電平、低電平，故將這種門電路叫做三態(tài)輸出門。 EN=0時(shí) ， G1是高阻態(tài)， G2門工作，則總線上的數(shù)據(jù)經(jīng) G2非門輸出至 DI端。 CMOS反相器工作原理 vIvOVD DT1T2VS ST1為 PMOS管， T2為 NMOS管。 無論是高電平還是低電平， T1和 T2總是一個(gè)工作在導(dǎo)通狀態(tài)而另一個(gè)工作在截止?fàn)顟B(tài)，是互補(bǔ)的，所以稱這種電路結(jié)構(gòu)為互補(bǔ)對(duì)稱式金屬 ——氧化物 ——半導(dǎo)體電路（ Complementary –Symmetery Metal –OxideSemiconductor Circuit，簡(jiǎn)稱 CMOS電路）。 Iv數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 輸入端噪聲容限 COMS反相器電壓傳輸特性表明，電路輸入端噪聲容限比較大。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 輸入信號(hào)的正常工作范圍內(nèi) 保護(hù)電路不起作用 ，柵極電流為 0。 2GS? 2GS?數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 高電平輸出特性 CMOS反相器的輸出為高電平， T1管導(dǎo)通， T2管截止，電路的近似電路圖示。尤其由于 CMOS電路的輸出電阻比 TTL電路的輸出電阻大得多，所以，負(fù)載電容對(duì)傳輸延遲時(shí)間和輸出電壓的上升時(shí)間、下降時(shí)間影響更為顯著。 Y為 A、 B的與非運(yùn)算結(jié)果。則 A=B=1時(shí)，RO=RON+RON=2RON A=B=0時(shí)， RO= ON//RON=1/2RON A= B=0時(shí)，或 A=0、 B=1 RO=RON 輸入狀態(tài)不同，電路的輸出電阻相差 4倍之多。此外， CMOS反相器的輸入特性和輸出特性對(duì)這些門電路也適用。OD門將輸入的 VDD1—0高低電平轉(zhuǎn)換成了 VDD2—0的輸出高低電平。輸入信號(hào)的變化范圍不超過 0~VDD，則 T1和 T2同時(shí)截止，輸入輸出之間呈高阻態(tài)（ 109Ω），傳輸門截止。而且在 υI變化時(shí) RTG基本不變，目前某些精密 CMOS開關(guān)的導(dǎo)通電阻已經(jīng)降低到了 20Ω以下。 雖然邏輯電路越來越復(fù)雜，但如果是 TTL電路，它們的輸入端和輸出端的電路結(jié)構(gòu)就和這一章中所介紹的 TTL門電路相同，如果是 4000系列或 54H/74HC系列的 CMOS電路，它們的輸入端和輸出端電路結(jié)構(gòu)就和這一章中所講的 CMOS電路相同，門電路的外部電氣特性對(duì)這些門電路都適用。而當(dāng) 時(shí)，附加管導(dǎo)通，反相器正常工作， 1?EN0?ENAENAY ???數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 控制信號(hào) 時(shí)，傳輸門截止，輸出呈高阻態(tài)。 傳輸門經(jīng)常作 模擬開關(guān) 使用，傳輸連續(xù)變化的模擬信號(hào)。 5 . CMOS傳輸門和雙向模擬開關(guān) 互補(bǔ)的 PMOS和 NMOS構(gòu)成傳輸門如圖示。其輸出為漏極開路的NMOS管， OD門工作時(shí)也外接負(fù)載 RL和電源 VDD2。 . 為了克服這些缺點(diǎn) ,目前 CC4000系列和 74HC系列CMOS電路均在門電路的每個(gè)輸入端、輸出端各增設(shè)一級(jí)反相器。 Y與 A、 B為或非運(yùn)算。 兩個(gè) PMOS并聯(lián)，兩個(gè)NMOS串聯(lián)構(gòu)成。 因?yàn)?MOS管的導(dǎo)通內(nèi)阻與 大小有關(guān)。因此，在可能出現(xiàn)上述情況時(shí)，還必須采取一些附加的保護(hù)措施，并注意器件的 正確使用方法。NL39。 BC段： PthSGDDINthGS VVvV )()( ???PthSGSG VV )(?1 NthGSGS VV )(?2DDI Vv 21?DDO Vv 21?Di 觀察電壓傳輸特性曲線發(fā)現(xiàn)， COMS反相器在 左右處，輸出電壓隨輸入電壓急劇下降，稱該區(qū)為反相器的轉(zhuǎn)折區(qū)，其中點(diǎn)的輸入電壓值定義為 CMOS反相器的閾值電壓 DDI Vv 21?DDTH Vv 21?數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 觀察電流特性曲線，在 BC段，由于 T T2管同時(shí)導(dǎo)通，漏極電流比較大，而且 附近時(shí) 最大。 NthGSPthSGDD VVV )()( ??數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 當(dāng) 為低電平（ 0V）時(shí)， T1管導(dǎo)通，導(dǎo)通電阻很?。ㄐ∮?1kΩ）， T2管截止，其截止電阻很高（ ~ Ω），電路輸出為高電平 IvPthSGDDSG VVV )(??1 NthGSGS VV )(?? 02810 910DDoHO VVV ??vIvOVD DT1T2VS S 當(dāng) 為高電平（ VDD）時(shí)， T1管截止， T2管導(dǎo)通，電路輸出為低電平 IvPthSGSG VV )(?? 01NthGSDDGS VVV )(??20?? oLO VV輸出與輸入之間為邏輯非的關(guān)系，實(shí)現(xiàn)非運(yùn)算。 功耗和速度是衡量一個(gè)門電路性能的主要指標(biāo)，定義功耗和傳輸延遲時(shí)間的乘積 M，簡(jiǎn)稱功耗 —— 延遲積。圖上 G1~Gn均為三態(tài)與非門?？刂齐娐酚啥€(gè)反相器和一個(gè)二極管 D組成。 amp。mOHIIHI 為 OC門三極管截止時(shí)的漏電流， 是 TTL與非門輸入高電平輸入電流。LIHOHOHCCL RmInIVVR ???? 如圖示，設(shè)有 n 個(gè) OC門的輸出端并聯(lián)使用，其輸出驅(qū)動(dòng)m 個(gè) TTL與非門的輸入端。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 ABY ?1CDY ?2CDABCDABY ???，可實(shí)現(xiàn)“線與”功能。若一個(gè)門的輸出高電平而另一個(gè)門輸出為低電平時(shí)，則當(dāng)輸出端并接以后，負(fù)載電流同時(shí)流過這兩個(gè)門的輸出級(jí)，數(shù)值遠(yuǎn)遠(yuǎn)超過正常工作電流，損壞門電路。反之，若 A、 B同時(shí)為低電平，則 T T5同時(shí)截止，使 T7和 T9導(dǎo)通而 T8截止，輸出也為低電平。 BAY ?? 或邏輯是通過將 T2和 T’2兩個(gè)三極管的輸出端并聯(lián)來實(shí)