【正文】 AY1 3 0k Ω411 . 6k ΩΩk ΩD2B數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 計(jì)算與非門輸入電流時(shí)，應(yīng)根據(jù)輸入端的不同工作狀態(tài)區(qū)別對待：兩個(gè)輸入端并聯(lián)使用時(shí)，低電平輸入電流和反相器相同；輸入端接高電平時(shí)， e1和 e2分別為兩個(gè)倒置三極管的等效集電極，所以總輸入電流為兩個(gè)單端輸入高電平電流的兩倍。 只有 A、 B都為低電平時(shí)， T2和 T’2同時(shí)截止， T5截止而T4導(dǎo)通，從而使輸出成為高電平。 CDABY ??數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 BAY ?? VC CT1T8AYT2T3BT4T5T6T7T9數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 A、 B同時(shí)為高電平，則 T T9導(dǎo)通而 T8截止，輸出為低電平。 BAY ??數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 ，其輸出端不能并接使用。只要電阻阻值和電源電壓值選擇得當(dāng)，就能夠保證輸出高低電平數(shù)值，而且負(fù)載電流不大。m a x39。1nmY39。 m為負(fù)載門的個(gè)數(shù)， 為 TTL為規(guī)定的輸出低電平值。 三態(tài)輸出 TTL與非門 VC CR1T5R3R4R2T2T1T4DAYBE N1 1P 三態(tài)門是在普通門電路結(jié)構(gòu)上增加一個(gè)控制端 EN及其控制電路?？刹捎脠D示的總線結(jié)構(gòu)連接方式。常用的各系列 TTL門，其性能上的特點(diǎn)列圖所示。 VDD數(shù)值需大于T1管的開啟電壓 VSG（ th)和 T2管的開啟電壓 VGS(th)之和。 PthSGDDI VVv )(??PthSGSG VV )(?1 NthGSGS VV )(?20?? oLO vv 0?Di數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 則 T T2管同時(shí)導(dǎo)通，如果 T1和 T2的參數(shù)理想對稱，則當(dāng) 時(shí)兩管的導(dǎo)通內(nèi)阻相等， ，此時(shí)漏極電流 最大。 vO0vI1 051 551 01 5VD D= 1 0 V39。 DDI Vv ??0VVv DDI 70 .?? Vv I 70 .??數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 若通過 D1和 D2的正向?qū)娏鬟^大或反向擊穿電流過大，會損壞保護(hù)電路，進(jìn)而使 MOS管柵極被擊穿。隨著負(fù)載電流的增加， T1的導(dǎo)通壓降加大， VOH減小。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 其它邏輯功能的 CMOS門電路 CMOS門電路的系列產(chǎn)品，除反相器外常用的還有或非門、與非門、或門、與門、與或非門、異或門等幾種。 A、 B同時(shí)為 0時(shí)， Y為 1。而當(dāng)輸入全部為低電平時(shí)，并聯(lián)的負(fù)載管數(shù)目越多，輸出高電平 VOH也更高一些。 圖示電路為 CC40107雙 2輸入與非緩沖 /驅(qū)動(dòng)器。另外， OD的輸出端并聯(lián)可實(shí)現(xiàn)線與功能。 0?C MOS的結(jié)構(gòu)是對稱的，其漏極和源極可以互換使用，所以 CMOS傳輸門屬于雙向器件，它的輸入端和輸出端可以互換使用。而當(dāng) 時(shí)，附加管同時(shí)導(dǎo)通，反相器正常工作， AY ?1?EN0?EN數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 控制信號 時(shí)，附加管截止，輸出呈高阻態(tài)。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 目前生產(chǎn)和使用的數(shù)字集成電路種類很多，從制造工藝、輸出結(jié)構(gòu)和邏輯功能三個(gè)方面把它們分別歸類如下： 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 CMOS門電路 CMOS三態(tài)門在邏輯功能和使用上，跟之前的 TTL三態(tài)門沒有區(qū)別，其電路結(jié)構(gòu)卻簡單，常用的有三種。 1?C數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 當(dāng) C=1時(shí)， 。實(shí)現(xiàn)了電平的轉(zhuǎn)換。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 但帶有緩沖級的門電路，電路的邏輯功能發(fā)生了變化，圖示電路由原來的與非運(yùn)算，變成了或非運(yùn)算。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 。同樣方法可以構(gòu)成三輸入與非門電路。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 CMOS電路的傳輸延遲時(shí)間 tPHL和 tPLH是以輸入、輸出波形對應(yīng)邊上等于最大幅度 50%的兩點(diǎn)間時(shí)間間隔來定義的。負(fù)載電流 IOH輸出，與規(guī)定的負(fù)載電流正方向相反，輸出特性曲線上 IOH為負(fù)值。當(dāng) 或 保護(hù)電路工作，柵極電流不為 O，柵極電壓被嵌位在VDD+ 。國產(chǎn) CC4000系列 CMOS電路的性能指標(biāo)中規(guī)定，在輸出高、低電平的變化不大于 10%VDD的條件下，輸入信號低、高電平允許的最大變化量為 VNL和 VNH。 Iv電壓傳輸出特性和電流傳輸特性 Ov IvDi Iv數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 A BC DVD DvOVD DVD D0VD DvI2121VG S ( t h ) NVG S ( t h ) PABCDiDVD D0 VD DvI21VG S ( t h ) NVG S ( t h ) P則 T1導(dǎo)通，導(dǎo)通內(nèi)阻很小， T2管截止，截止電阻很大，經(jīng)過分壓后輸出電壓為高電平。兩管參數(shù)相同。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 T 1 0 0 0 典 型 T T L1 0 n s / 1 0 m WT 2 0 0 0 H 系 列 T T L6 n s / 2 2 m WT 3 0 0 0S 系 列 T T L3 n s / 2 0 m WA S 系 列 T T L1 . 5 n s / 2 2 m WL 系 列 T T L3 3 n s / 1 m WL S 系 列 T T L5 n s / 2 m WA L S 系 列 T T L4 n s / 1 m W提高速度降低功耗 為了滿足用戶在使用方面的要求， TTL門電路出現(xiàn)更多結(jié)構(gòu)的電路來改進(jìn)參數(shù)。 ABY ?＆E NABE NY控制端高電平有效 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 VC CR1T5R3R4R2T2T1T4DAYBE N1P＆E NABE NY 當(dāng) 高電平時(shí)，電路正常工作實(shí)現(xiàn)與非運(yùn)算。1nmYLMLOLCCIL IRVVmI ???ILLMOLCCL mIIVVR???ILI綜合兩種情況， RL應(yīng)選取最大值與最小值之間。則求出 RL的最小值。CD… … ……amp。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 OHIHOHLCC VImnIRV ??? )( 39。ABYVC CR1T5R3R2T2T1AYB OC門跟普通 TTL與非門不同的是， T5的集電極是開路的。 與門、或門電路是在與非門、或非門后加一級反相器構(gòu)成。同理， C、 D同時(shí)為高電平時(shí)， T‘ T5導(dǎo)通而 T4截止，也使 Y低電平。T139。只有當(dāng) A、 B同時(shí)為高電平時(shí)， T2和 T5才同時(shí)導(dǎo)通， T4和D2截止，輸出為低電平。 11RPG1G2vO 1vI 2解： 時(shí)，若 ， OHO Vv ?1 ( m in )2 IHI Vv ?( m i n )IHPIHOH VRIV ??IHIHOHP IVVR ( m i n )??數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 ??????? ? kI VVRIHIHOHP 3( m i n ) 74系列門電路當(dāng) 時(shí)的輸入高電平電流 為 ，代入后得 VVv IHI ( m in ) ??mAIOH ???? ???? ? kI VVRILOLILP 3( m a x ) 74系列門電路當(dāng) 時(shí)輸入低電平電流 代入后得 VVv ILI ??mAI IL 1?( m a x )1 ILPILO VRIV ?? 時(shí)， ( ( m a x )2 ILI Vv ?OLO Vv ?1 綜合以下兩種情況，應(yīng)取 。討論輸入端電壓 隨 RP變化的關(guān)系曲線即為輸入端負(fù)載特性。 時(shí)，電流方向如圖示。低電平輸出特性曲線如圖所示，可以看出 與 的關(guān)系在較大的范圍里基本是線性的 LioLvOLvLi數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 例 ： 下圖電路中，試計(jì)算門 G1最多可以驅(qū)動(dòng)多少個(gè)相門電路負(fù)載。 OHvLiEBC VVV ??LiVC CR4T4D2ΩR2k Ω1 . 6 1 3 0iLRLvOOHv數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 由于受到功耗的限制，手冊上給出的高電平輸出電流最大值要比 5mA小得多。 ?IHI A?40數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 畫出 iI隨 VI變化的曲線 —輸入特性曲線。顯然， 的數(shù)值比 的數(shù)值要略大一點(diǎn)。同樣，當(dāng)輸入信號偏離正常的高電平（ ）而降低時(shí)，輸出的低電平也不會改變。 2CvOvIv當(dāng)輸入電壓 ， T2和 T5將同時(shí)導(dǎo)通， T4截止，輸出電位 很快下降為低電平，此段稱為轉(zhuǎn)折區(qū) CD，轉(zhuǎn)折區(qū)中點(diǎn)對應(yīng)的輸入電壓稱為閾值電壓或門檻電壓，用 表示。 由于 T2集電極輸出的電壓信號和發(fā)射極輸出的電壓信號變化方向相反，所以把這一級也叫做倒相級。因?yàn)檫@種電路的輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱做晶體管 —晶體管邏輯電路（ Transistor—Transistor Logic），簡稱 TTL電路。 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 VC CRBRC VE EREAYVC CRD1BA Y將二極管與門和非門連接起來就構(gòu)成與非門 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 VC CRBRC VE EREAYRBA YD1D2將二極管或門和非門連接起來就構(gòu)成或非門 數(shù)字邏輯電路電子教案 西北大學(xué)信息學(xué)院 TTL門電路 科學(xué)技術(shù)的發(fā)展，給電子設(shè)備提出了新要求。 IvDR offRDDOH Vv ?Ov 當(dāng)輸入電平 為高電平時(shí)， MOS管工作在導(dǎo)通狀態(tài)，只要 ，則認(rèn)為輸出 為低電平