【正文】 位地址鎖存器行時鐘緩沖器列時鐘緩沖器寫允許時 鐘緩沖器R A SC A SWEDIN數(shù)據(jù)輸入緩 沖 器1 /4I /O 門輸 出緩沖器 DO U TVDDVSS55 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 ? DRAM芯片 2164 圖中 64 K存儲體由 4個 128 128的存儲矩陣組成，每個128 128的存儲矩陣，由 7條行地址線和 7條列地址線進行選擇，在芯片內部經(jīng)地址譯碼后可分別選擇 128行和 128列。鎖存在行地址鎖存器中的七位行地址 RA6～ RA0同時加到 4個存儲矩陣上，在每個存儲矩陣中都選中一行，則共有 512個存儲電路可被選中，它們存放的信息被選通至 512個讀出放大器，經(jīng)過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址 CA6～ CA0(相當于地址總線的A14～ A8)， 在每個存儲矩陣中選中一列，然后經(jīng)過 4選 1的 I/O門控電路 (由 RA CA7控制 )選中一個單元，對該單元進行讀寫。 2164A數(shù)據(jù)的讀出和寫入是分開的，由 WE信號控制讀寫。當 WE為高時，實現(xiàn)讀出，即所選中單元的內容經(jīng)過三態(tài)輸出緩沖器在 DOUT腳讀出。而 WE當為低電平時，實現(xiàn)寫入， DIN引腳上的信號經(jīng)輸入三態(tài)緩沖器對選中單元進行寫入。 2164A沒有片選信號，實際上用行選RAS、 列選 CAS信號作為片選信號。 56 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 ? EPROM芯片 2732A 4K?8位 存取時間為 200ns、 250ns； （ 1） 引腳功能： 24腳，圖 512（ a） 地址線： 12條， A11~A0 數(shù)據(jù)線： 8條， O7~O0 控制線： 2條， CE（ 片選） OE： 輸出允許（復用） 電氣引腳： 3條， Vcc（ +5V）， GND（ 地） Vpp（ +21V）， 編程高壓，與 OE引腳復用。 57 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 ? EPROM芯片 2732A （ 2）工作方式： 6種 （ 1）讀方式： 當?shù)刂酚行Ш螅?CE和 OE同時有效，讀 （ 2）待用方式： CE無效時，保持狀態(tài)，輸出高阻， OE不起作用，自動進入低功耗（ 125mA降到 35mA） （ 3） 編程方式： OE/Vpp引腳加 21V高壓時，進入編程方式。 編程地址送地址引腳，數(shù)據(jù)引腳輸入 8位編程數(shù)據(jù)，地址和數(shù)據(jù)穩(wěn)定后， CE端加 1個低有效的 50ms~55ms編程脈沖（直流信號不起作用），寫入 1個單元。然后可換地址、數(shù)據(jù)寫第 2個單元。 58 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 ? EPROM芯片 2732A （ 2）工作方式： 6種 （ 4）編程禁止方式： OE/Vpp加 21V高壓， CE加高電平，禁止編程，輸出高阻。 （ 5）輸出禁止方式： CE有效， OE加高電平，禁止輸出，數(shù)據(jù)線高阻。 （ 6） Intel標識符方式： A9引腳加高壓， CE、 OE有效時，可從數(shù)據(jù)線上讀出制造廠和器件類型的編碼。 59 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 例：有一個 8086CPU與半導體芯片的接口如圖所示，其中存儲器芯片1~8為 SRAM芯片 6116(2KB)； 9~16為 EPROM芯片 2732(4KB)。 試分析該接口電路的工作特性，計算 RAM區(qū)和 ROM區(qū)的地址范圍 (內存為字節(jié)編址 )。 60 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 （ 1）奇偶體的分配： 單號為偶體（由 A0=0選擇，接 D7~D0）， 雙號為奇體（由 BHE選擇 *，接D15~D8）；（ 8086要求） 61 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 （ 2）地址鎖存器的實現(xiàn)： 3片 74LS373對雙重總線上的 20位地址和 BHE*信號進行鎖存。 373的 G接 CPU的 ALE， 下降沿鎖存 T1時刻發(fā)出的 20位地址和 BHE*信號 373的 OE*接地，始終輸出 62 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 （ 3）數(shù)據(jù)收發(fā)器的實現(xiàn)： 2片 74LS245對雙重總線上的 16位數(shù)據(jù)進行驅動。 245的使能端 G*接 CPU的 DEN*， =0時表示數(shù)據(jù)允許 245的方向端 DIR接 CPU的 DT/R*， =1表示 A→B ； =0， 表示 B→A 63 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 地址范圍（以 1為例） 0 0 0 A14 A13 A12 C B A 11111111111 00000000000 A11~A1 0 0 A0 A15 A19~A16 64 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 地址范圍（以 2為例） 0 0 0 A14 A13 A12 C B A 11111111111 00000000000 A11~A1 1 0 A0 A15 A19~A16 65 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 ? 其它芯片地址范圍計算過程同上。 7由 17分析； 8由 18分析。則可得各芯片地址范圍為： ? 1： 00000H～ 00FFFH中的偶地址區(qū) ? 2： 00000H～ 00FFFH中的奇地址區(qū) ? 3： 01000H～ 01FFFH中的偶地址區(qū)； ? 4： 01000H～ 01FFFH中的奇地址區(qū)； ? 5： 02022H～ 02FFFH中的偶地址區(qū)； ? 6： 02022H～ 02FFFH中的奇地址區(qū)； ? 7： 03000H～ 03FFFH中的偶地址區(qū)： ? 8： 03000H～ 03FFFH中的奇地址區(qū)； 66 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 由 1片 74LS138（ 19） 實現(xiàn)。譯碼特點：全譯碼，片內地址線為 12位A11~A0， 片外地址為 8為 A19~A12。 地址范圍（以 9為例） 1 1 1 A15 A14 A13 C B A 11111111111 00000000000 A12~A1 0 1 1 1 1 A0 A19~A16 67 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 地址范圍（以 10為例） 1 1 1 A15 A14 A13 C B A 11111111111 00000000000 A12~A1 1 1 1 1 1 A0 A19~A16 68 第五章：存儲器及其接口 —— 典型的半導體芯片舉例 ? 其它芯片地址范圍計算過程同上。則可得各芯片地址范圍為： ? 9 ： FE000H～ FFFFFH中的偶地址區(qū) ? 10： FE000H～ FFFFFH中的奇地址區(qū) ? 11： FC000H～ FDFFFH中的偶地址區(qū)； ? 12： FC000H～ FDFFFH中的奇地址區(qū)； ? 13： FA000H～ FBFFFH中的偶地址區(qū)； ? 14： FA000H～ FBFFFH中的奇地址區(qū)； ? 15： F8000H～ F9FFFH中的偶地址區(qū)： ? 16： F8000H～ F9FFFH中的奇地址區(qū)； 69 第五章：存儲器及其接口 —— 總結 1. 半導體存儲器的基本知識，要求達到“識記”層次。 a. SRAM、 DRAM、 EPROM和 ROM的區(qū)別。 b. 半導體存儲器芯片的主要性能指標。 c. 半導體存儲器的基本結構。 d. 內存儲器中的數(shù)據(jù)組織。 2. 存儲器接口的基本技術。 3～ 8譯碼器芯片 74LS138的應用，要求達到“綜合應用”層次。 b. 采用基本門電路實現(xiàn)內存儲器的片選，要求達到“綜合應用”層次。 c. 存儲空間的地址分配和片選技術，要求達到“綜合應用”層次。 3. 典型的半導體存儲器芯片，要求達到“了解”層次。 a. 典型的 SRAM芯片 6116的外特性 —— 各引腳的功能。 b. 典型的 DRAM芯片 2164的外特性 —— 各引腳的功能。 c. 典型的 EPROM芯片 2732的外特性 —— 各引腳的功能。