【正文】 照射內(nèi)部芯片就可以擦除其內(nèi)的數(shù)據(jù)，完成芯片擦除的操作要用到 EPROM擦除器。借助于 EPROM芯片的雙電壓特性，可以使 BIOS具有良好的防毒功能，在升級時，把跳線開關(guān)打至“ ON” 的位置，即給芯片加上相應(yīng)的編程電壓，就可以方便地升級；平時使用時，則把跳線開關(guān)打至“ OFF” 的位置，防止病毒對 BIOS芯片的非法修改。對于便攜機(jī)來講，用 5V電源更為合適?？觳列痛鎯ζ鬟€可應(yīng)用于激光打印機(jī)、條形碼閱讀器、各種儀器設(shè)備以及計算機(jī)的外部設(shè)備中。它一般適用于構(gòu)成高速緩沖存儲器（ Cache）。 23 第五章：存儲器及其接口 ROM RAM 24 第五章：存儲器及其接口 —— 存儲器芯片的擴(kuò)展與連接 ? 存儲器的系統(tǒng)結(jié)構(gòu) 一般情況下，一個存儲器系統(tǒng)由以下幾部分組成。 3. 地址譯碼器： 由于存儲器系統(tǒng)是由許多存儲單元構(gòu)成的，每個存儲單元一般存放 8位二進(jìn)制信息，為了加以區(qū)分，我們必須首先為這些存儲單元編號，即分配給這些存儲單元不同的地址。 雙譯碼： 雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器 (又叫X譯碼器 )和列譯碼器 (又叫 Y譯碼器 )。片選信號一般由地址譯碼器的輸出及一些控制信號來形成，而讀/寫控制電路則用來控制對芯片的讀 /寫操作。 26 第五章：存儲器及其接口 —— 存儲器芯片的擴(kuò)展與連接 ? 存儲器的系統(tǒng)結(jié)構(gòu) CPU 時序 /控制 控制信號 存儲體 MB 讀寫 驅(qū)動 器 MDR 地址 譯碼 器 MAR N位數(shù)據(jù)總線 M位地址總線 27 第五章：存儲器及其接口 —— 存儲器芯片的擴(kuò)展與連接 ? 存儲器的系統(tǒng)結(jié)構(gòu) 32 32=1024 存儲單元 驅(qū) 動 器 X 譯 碼 器 地 址 反 向 器 I/O電路 Y譯碼器 地址反向器 控制 電路 輸出 驅(qū)動 12321232輸入 輸出 321 2 31讀 /寫 選片 1A0A2A3A4A5A 6A 7A 8A 9A321 2 3128 第五章：存儲器及其接口 —— 存儲器芯片的擴(kuò)展與連接 ? 基本存儲器芯片模型 在微型系統(tǒng)中， CPU對存儲器進(jìn)行讀寫操作，首先要由地址總線給出地址信號，選擇要進(jìn)行讀 /寫操作的存儲單元，然后通過控制總線發(fā)出相應(yīng)的讀 /寫控制信號，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。若為 1條數(shù)據(jù)線，則稱為位片存貯芯片；若有 4條數(shù)據(jù)線，則該芯片可作為數(shù)據(jù)的低 4位或高 4位；若有 8條數(shù)據(jù)線，則該芯片正好作為一個字節(jié)數(shù)，其引腳已指定相應(yīng)數(shù)據(jù)位的名稱。 簡單系統(tǒng)： CPU讀寫信號與存儲器芯片的讀寫信號直接相連。若一組芯片 (4個或 8個 )才能組成 8位存儲單元的結(jié)構(gòu)，則組內(nèi)不同芯片應(yīng)與不同的數(shù)據(jù)總線相連。作為存儲器芯片的片選信號，用來選中 CPU所要訪問的存儲器芯片。 CPU每次訪問內(nèi)存只能對一個存儲單元進(jìn)行讀或?qū)?，這個單元位于某個芯片中或一組芯片中。一部分直接送入芯片進(jìn)行“片內(nèi)地址譯碼”，確定片內(nèi)單元的位置；另一部分送入譯碼器進(jìn)行“片外地址譯碼”產(chǎn)生片選信號。該方法適用于存儲器容量不大，所使用的存儲芯片數(shù)量不多，而 CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲器容量。其特點(diǎn)是物理地址與實際存儲單元一一對應(yīng)，但譯碼電路復(fù)雜。其特點(diǎn)是譯碼電路比較簡單，但出現(xiàn)“地址重疊區(qū)”，一個存貯單元可以由多個地址對應(yīng)。 能夠進(jìn)行地址譯碼功能的部件叫做地址譯碼器。當(dāng)不滿足編譯條件 時， 74LS138輸出全為高電平，相當(dāng)于譯碼 器未工作。 A71A62A53A44A35A26A17A08D09D110D211G N D 12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3行譯碼?1 2 8 1 2 8存儲矩陣?A10A4?列 I /O列譯碼輸入數(shù)據(jù)?控制邏輯?D7D0CSWEOE??A3A0?51 第五章：存儲器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? SRAM芯片 HM6116 Intel 6116存儲器芯片的工作過程如下： 讀出時，地址輸入線 A10～ A0送來的地址信號經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個存儲單元 (其中有8個存儲位 )，由 CS、 OE、 WE構(gòu)成讀出邏輯 (CS=0， OE=0， WE=1)，打開右面的 8個三態(tài)門，被選中單元的 8位數(shù)據(jù)經(jīng) I/O電路和三態(tài)門送到 D7～ D0輸出。 52 第五章：存儲器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? DRAM芯片 2164 A7…A0R A SC A SDINDO U TWE12345678NCDINWER A SA0A2A1VDD161514131211109 A7A5A4A3A6DO U TC A SVSSC A SR A SWEA7～ A0VDDVSS地址輸入列地址選通行地址選通寫允許＋ 5V地53 第五章：存儲器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? DRAM芯片 2164 DRAM芯片 2164A的容量為 64 K 1 bit， 即片內(nèi)有 65 536個存儲單元，每個單元只有 1位數(shù)據(jù)，用 8片 2164A才能構(gòu)成 64 KB的存儲器。 Intel 2164A的內(nèi)部結(jié)構(gòu)示意圖如圖所示。 2164A數(shù)據(jù)的讀出和寫入是分開的，由 WE信號控制讀寫。 56 第五章：存儲器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? EPROM芯片 2732A 4K?8位 存取時間為 200ns、 250ns； （ 1） 引腳功能： 24腳，圖 512（ a） 地址線： 12條， A11~A0 數(shù)據(jù)線： 8條， O7~O0 控制線： 2條， CE（ 片選） OE： 輸出允許（復(fù)用） 電氣引腳： 3條， Vcc（ +5V）， GND（ 地） Vpp（ +21V）， 編程高壓，與 OE引腳復(fù)用。 58 第五章：存儲器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? EPROM芯片 2732A （ 2）工作方式： 6種 （ 4）編程禁止方式： OE/Vpp加 21V高壓， CE加高電平，禁止編程，輸出高阻。 試分析該接口電路的工作特性，計算 RAM區(qū)和 ROM區(qū)的地址范圍 (內(nèi)存為字節(jié)編址 )。 7由 17分析； 8由 18分析。則可得各芯片地址范圍為： ? 9 ： FE000H～ FFFFFH中的偶地址區(qū) ? 10： FE000H～ FFFFFH中的奇地址區(qū) ? 11： FC000H～ FDFFFH中的偶地址區(qū)； ? 12： FC000H～ FDFFFH中的奇地址區(qū)； ? 13： FA000H～ FBFFFH中的偶地址區(qū)； ? 14： FA000H～ FBFFFH中的奇地址區(qū)； ? 15： F8000H～ F9FFFH中的偶地址區(qū)： ? 16： F8000H～ F9FFFH中的奇地址區(qū)； 69 第五章：存儲器及其接口 —— 總結(jié) 1. 半導(dǎo)體存儲器的基本知識，要求達(dá)到“識記”層次。 d. 內(nèi)存儲器中的數(shù)據(jù)組織。 c. 存儲空間的地址分配和片選技術(shù)，要求達(dá)到“綜合應(yīng)用”層次。 c. 典型的 EPROM芯片 2732的外特性 —— 各引腳的功能。 a. 典型的 SRAM芯片 6116的外特性 —— 各引腳的功能。 3～ 8譯碼器芯片 74LS138的應(yīng)用，要求達(dá)到“綜合應(yīng)用”層次。 b. 半導(dǎo)體存儲器芯片的主要性能指標(biāo)。譯碼特點(diǎn)：全譯碼，片內(nèi)地址線為 12位A11~A0， 片外地址為 8為 A19~A12。 373的 G接 CPU的 ALE， 下降沿鎖存 T1時刻發(fā)出的 20位地址和 BHE*信號 373的 OE*接地，始終輸出 62 第五章：存儲器及其接口 —— 典型的半導(dǎo)體芯片舉例 （ 3）數(shù)據(jù)收發(fā)器的實現(xiàn)： 2片 74LS245對雙重總線上的 16位數(shù)據(jù)進(jìn)行驅(qū)動。 （ 6） Intel標(biāo)識符方式： A9引腳加高壓， CE、 OE有效時，可從數(shù)據(jù)線上讀出制造廠和器件類型的編碼。 編程地址送地址引腳，數(shù)據(jù)引腳輸入 8位編程數(shù)據(jù)，地址和數(shù)據(jù)穩(wěn)定后， CE